Динамический д-триггер с третьим состоянием по выходу

)5 Н 3 56 33 ЕЖЯИ ИЯ ЗОБ САН ЕТЕЛЬСТ К АВТОРСКОМУ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР . 1(56) Мурога С. Системное проектирование сверхбольших интегральных схем, 1985, с. 259, рис. 4,9,19 в.ДАТА ВООК СОЯ/М 0 8 В-З Е 81 Е Я, ОЕЧЙ.ЕЗ, 3-йб ЕОТОН, 1982, р 166 НСС/НСР 4034 В р. 523 НСС/НСГ 40104 В. (54) ДИНАМИЧЕСКИЙ О-ТРИГГЕР С ТРЕТЬИМ СОСТОЯНИЕМ ПО ВЫХОДУ (57) Изобретение позволяет повысить быстродействие устройств при одновременном снижении требуемого числа МДП-транзисторов и может быть использовано для построения выходных буферных устройств в схемах ЗУ, регистров, магистральных усилителей. Сущность изобретения: устройство содержит МДП-транзисторы 1 - 6 соответственно первого (р) и второго (и) типа, двунаправленный ключ 7, содержащий два параллельно включенных МДП-транзистора первого (р) и второго (и) типа, выходной каскад 8, содержащий два МДП-транзистора первого (р) и второго (п) типа, истоки которых соединены соответственно с первой 9 (питание) и второй 10 (общая) шинами питания, стоки соединены с выходом 11 каскада 8, а затворы подключены соответственно к первому 12 и второму 13 входам каскада 8, Б 1 ил,Изобретение относится к импульсной ицифровой технике и может быть использовано при построении универсальных и специализированных цифровых устройств;запоминающих устройств, статических, квазистатических и динамических регистров,буферных устройств магистрального обмена, в том числе в КМДП интегральных схемах.Известны (Шило В,Л. Популярныецифровые микросхемы. Справочник, - М,:Радио и связь, 1987) различные схемытриггеров с третьим состоянием по выходу(см. указанный источник, с. 230, рис, 2,31 а -микросхема К 561 ТР 2 и с. 288, рис. 2.81 а всоставе микросхемы К 564 АГ 1).Недостатками известных схем являются сравнительно высокая сложность,выраженная в необходимом числе эквивал ентн ых МДП-транзисторов, а также о гносительно низкое быстродействиевследствие использования в выходном каскаде или пассивных двунаправленных ключей или из-за большого числа каскадовсхемыуправления выходным каскадом, вносящихх дополнительную задержку.Известна схема динамического Отриггера с третьим состоянием по выходу(Мурога С. Системное проектированиесверхбольших интегральных схем: в 2-х кнкн.1./Пер, с англ, - М.: Мир, 1985, с. 259,рис. 4.9,19 в), состоящая иэ двух последовательно включенных каскадов.Недостатком известной схемы являетсясравнительно невысокое быстродействиевследствие использования в выходном каскаде последовательно включенных МДПтранзисторов,Наиболее близкой по технической сущности к изобретению является схема динамического О-триггера с третьим состояниемпо выходу(ОАТА ВООК СОИМОБ В-ЗЕВЕЯОЕЧСЕЯ, 3-йс ЕОТОМ, 1982, р. 166НСС/НСР 4034 В и р. 523 НСС/НСГ 40104В), входящая в состав схем регистровыхкаскадов, Известная схема содержит выходной каскад, состоящий из двух МДПтранзисторов первого и второго типа,истоки которых подключены соответственно к первой и второй шинам питания, стокисоединены с выходом каскада, а затворыподключены соответственно к первому ивторому входам каскада, двунаправленныйключ, содержащий два параллельно включенных МДП-транзистора первого и второготипа, истоки и стоки которых подключенысоответственно к информационным выводам ключа, а затворы. соединены соответственно с первой и второй тактовыми шинами,инвертирующий каскад, вход и выход которого соединены соответственно с выходомдвунаправленного ключа и первыми входами элементов 2 И - НЕ и 2 ИЛИ - НЕ, выходыкоторых подключены соответственно к пер 5 вому и второму входам выходного каскада,а вторые входы соединены с парафазнымиуправляющими шинами,Недостатком известной схемы являетсясравнительно низкое быстродействие10 вследствие относительно большого числакаскадов в схеме управления мощным выходным каскадом, а также увеличенное число требуемых МДП-транзисторов дляпостроения схемы.15 Цель изобретения - повышение быстродействия при одновременном снижениитребуемого числа МДП-транзисторов,Цель достигается за счет того, что в Отриггер с третьим состоянием по выходу,20 содержащий выходной каскад, состоящийиз двух МДП-транзисторов первого и второго типа, истоки которых подключены соответственно к первой и второй шинампитания, стоки соединены с выходом каска 25 да, а затворы подключены соответственно кпервому и второму входам каскада, двунаправленный ключ, содержащий два параллельно включенных МДП-транзисторапервого и второго типа, истоки и стоки кото 30 рых подключены соответственно к информационным выводам ключа, введеныпервый, второй, третий и четвертый, пятый,шестой МДП-транзисторы соответственнопервого и второго типа, причем первый и35 второй транзисторы включены последовательно между первой шиной питания и первым входом выходного каскада, четвертый ипятый транзисторы включены последовательно между второй шиной питания и вто 40 рым входом выходного каскада, третий ишестой транзисторы включены соответственно между первой, второй шинами питания и первым, вторым входами выходногокаскада, информационные выводы двунап 45 равленного ключа соединены соответственно с первым и вторым входами выходногокаскада, а затворы транзисторов первого ивторого типа ключа соединены соответственно с затворами шестого и третьего тран 50 эисторов и подключены к соответствующимпарафазным управляющим шинам, затворыггятого и второго транзисторов соединенысоответственно с парафазными тактовымишинами, а затворы первого и четвертого55 транзисторов соединены с входом схемытриггера, выход которого подключен к выходу выходного каскада.Не известны решения с признаками,аналогичными отличительным. В совокупности с известными признаками они прояв 1774472ляют свойства, неизвестные ранее иэ дру- стары 5 и 2 и сигнал с входа 18 транслируетгих решений. Таким образом, предлагаемое ся на выход 19 схемы триггера, Этот режим устройство соответствует критерию "суще- можно назвать режимом "записи - трансляственные отличия". ции" сигнала с входа Р. При изменении сигНачертекеизображенасхемаР-тригге налов на тактовых шинах 16 и 17 на ра с третьим состоянием по выходу, которая противоположные (С = О, С. -- 1) схема тригсодержит первый 1, второй 2, третий 3 и гера переходит в режим динамического (1) четвертый 4, пятый 5, шестой 6 МДП-тран- хранения информации во внутренних узлах зисторы соответственно первого(р) и второ- схемы. Более подробно и наглядно работа го (и) типа, двунаправленный ключ 7, 10 схемы отражена в таблице, где символами содержащий два параллельно включенных "+" и "-" отражено "включенное" и "выклю- МДП-транзистора первого (р) и второго (и) ченное" состояние транзисторов схемы сотипа, выходной каскад 8, содержащий два ответственно. Символ Х определяет третье МДП-транзистора первого (р) и второго (и) состояние на выходе схемы, Символы С 1" и типа, истоки которых соединены соответст О отражают состояния на выходе и входах венно с первой 9 (питание) и второй 10 (об- выходного каскада в режиме динамического щая) шинами питания, стоки соединены с хранения информации.выходом 11 каскада 8, а затворы подключе- Предложенная схема Р-триггера с ны соответственно к первому 12 и второму третьим состоянием по выходу позволяет 13 входам каскада 8. Транзисторы 1,2 вклю получить положительный эффект, заключаченыпоследовательномеждушиной 9 ивхо- ющийся в увеличении быстродействия по дом 12, транзисторы 4,5 включены сравнению со схемой прототипа. Для оценпоследовательно между шиной 10 и входом ки быстродействия сравниваемых схем бу, транзисторы 3,6 включены соответст- дем пользоваться линейной В-С-моделью венно между шинами 9,10 и входами 12,13, 25 (т -модель), основанной на суммировании Информационные выводы ключа 7 включе- постоянных времени ( г ) последовательно ны соответственно между входами 12 и 13 вкл,оченных каскадов. Пустьсопротивление каскада 8, затворы транзисторов р- и и-типа канала открытого транзистора равно В, а ключа 7 соединены соответственно с затво- емкости затвора, истока или стока равны С. рами транзисторов 6 и 3 и подключены со- ЗО Тогда для схемы прототипа суммирования ответственно к прямой 14(Е) и инверсной постоянная времени, пропорциональнаяза(Е) парафаэным шинам управления, За- держке информационного входа (учитывая творы транзисторов 5 и 2 подключены сост- каскад инвертора источника сигнала) до выветственнокпрямой 16(С)иинверсной 17(С) хода схемы управления (выходы вентилей тактовым шинам, затворы транзисторов 1 и 35 И - НЕ, ИЛИ - НЕ или входы 12,13 каскада 8), 4 подключены к информационному(0) входу составит примерно 18 ЯС (В 4 С + 0,5 В 4 С + 18 схемы триггера, выход 19(0) которого со- +В 4 С+ 2 В 4 С) для четырех последовательединен с выходом 11 каскада 8. но включенных каскадов.Р-триггер с третьим состоянием по вы- В предлагаемой схеме имеется всего ходу работает следующим образом. 40 один каскад, содержащий в худшем случаеПусть потенциал шины 9 питания соот- при последовательно включенных транзиветствует логической "1", а общей шины 10 - стора (1,2, транзисторы ключа 7 или 4,5, логическому "0". Тогда при подаче на шины транзисторы ключа 7). Постоянная времени 14 и 15 уровней соответственно "1" и "0" этого каскада для худшего случая не превыоткрываются транзисторы 6 и 3, закрывая 45 шает 12 ВС (2 В 5 С+ 0,5 В4 С). Таким обратранзисторы ключа 7, устанавливая на вхо- зом, предлагаемая схема эффективнее по дах 13 и 12 соответственноуровни "О" и "1",быстродействию по сравнению со схемой закрывающие транзисторы выходного кас- прототипа по крайней мере в 1,5 раза када 8, и независимо от сигналов на осталь- (50 о ),ных входах схемы на выходе схемы 50 Дополнительная эффективность предустанавливается третье (высокоомное) со- лагаемой схемы определяется меньшим стояние. Если на шинах 14 и 15 устанавли- числом требуемых МДП-транзисторов для ваются противоположные уровни - ее построения. Заявленное решение требусоответственно "0" и "1", то работа схемы ет всего 10 МДП-транзисторов, тогда как зависит от уровней сигналов на входах 55 схема прототипа содер кит не менее 14 16,17 и 18 уровней. Транзисторы 6 и 3 за- МДП-транзисторов (считая минимум по два крываются,атранзисторы ключа 7 открыва- транзистора на инвертор и двунаправленются. объединяя входы 12 и 13 каскада 8. В ный ключ и по четыре транзистора в схемах этом режиме при подаче на входы 16 и 17 2 И-НЕи 2 ИЛИ - НЕ).: Таким образом, дополсигналов С = 1 и С = 0 открываются транзи1774472 зистор включены последовательно между первой шиной питания и первым входом выходного каскада, четвертый, пятый транзистор включены последовательно между 5 второй шиной питания и вторым входом выходного каскада, третий, шестой транзисторы включены соответственно между первой, второй шинами питания и первым, вторым входами выходного каскада. информацион ные выводы двунаправленного ключа соединены соответственно с первым и вторым входами выходного каскада, а затворы транзисторов первого и второго типа ключа соединены соответственно с затворами 15 шестого и третьего транзисторов и подключены к соответствующим парафаэным управляющим шинам, затворы пятого и второго транзисторов соединены соответственно с парафаэными тактовыми шинами, а 20 затворы первого и четвертого транзисторовсоединены с входами схемы триггера, выход которого подключен к выходу выходного каскада,Составитель С. АнтоноваТехред М;Моргентал Корректор А. Долинич Редактор И, Шубина акзэ 3034ираж ВНИИПИ Государственного комитета по изо 113035, Москва, Ж, Рано-издательский комбинат "Па иэводст т", г. од, ул. Гагарина, 101 иительный эффект по числу транзисторов может достигать 40,Формула изобретения Динамический 0-триггер с третьим состояниемм по выходу, содержащий выходной каскад, состоящий иэ двух МДП-транзисторов первого и второго типа, истоки которых подключены соответственно к первой и второй шинам питания, стоки соединены с выходом каскада, а затворы подключены соответственно к первому и второму входам каскада, двунаправленный ключ, содержащий два параллельно включенных МДП- транзистора первого и второго типа, истоки и стоки которых подключены соответственно к информационным выводам ключа, о т л и ч а ю щ и й с я тем, что, с целью поьышения быстродействия при одновременном снижении требуемого числа МДП-транзисторов, дополнительно введены первый, второй, третий и четвертый, пятый, шестой, МДП-транзисторы соответственно первого и второго типа, причем первый, второй транПодписноетениям и открытиям при ГКНТ СС кая наб., 4/5