Устройство для преобразования двоично-десятичного кода в двоичный
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 549801
Авторы: Полищук, Распутный, Сальникова
Текст
Союз Советских Социалистических РеспубликОПИСАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(45) Дата опубликования описания 27.07,77(51) М.Клб 06 Г 5/02 Государственный комитет Совета Министров СССР по делам изобретенийи открытий(54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ДВОИЧНО-ДЕСЯТИЧНОГО КОДА В ДВОИЧНЫЙУстройство относится к области вычислительной техники и может быть использованов ЭВМ и устройствах, где необходимо преобразование информации из двоично-десятичной системы счисления в двоичную.Известны устройства для преобразованиядвоично-десятичного кода в двоичный 1,содержащие регистры сдвига и памяти дляпреобразуемого двоично-десятичного кода иего выходного двоичного эквивалента, элементы И и узлы коррекции, Такие устройства содержат два многоразрядных, регистра,узлы коррекции по числу тетрад в преобразуемом двоично-десятичном коде, что усложняет устройство.Наиболее близким по технической сущности решением задачи является преобразователь правильной двоично-десятичной дроби вдвоичную 21, содержащий распределительимпульсов, регистр задержки, блок коррекциии блок выбора.Схема такого преобразователя сложна.Целью изобретения является упрощениеустройства,Эта цель достигается тем, что в предложен,ное устройство для преобразования двоичнодесятичного кода в двоичный введен триггери регистр числа. Группа выходов регистра числа соединена с первой группой входов блокавыбора, группа выходов иоторого соединена с группой входов блока коррекции, группа выходов которого соединена с регистромзадержки, первый, второй и третий выходыкоторого соединены соответственно с первым,5 вторым и третьим входами регистра числа, ачетвертый выход регистра задержки соединенс четвертым входом регистра числа и с первым входом триггера, выход которого соединен с пятым входом регистра числа. Первыйи второй выходы распределителя импульсовсоединены соответственно с шестым и седьмым входами регистра числа, а третийс восьмым входом регистра числа и вторымвходом триггера. Группа выходов и четвернтыи выход распределителя импульсов соединены соответственно со второй группой входов блока выбора и входом блока коррекции.Группа входов регистра числа является группой входов устройства.На чертеже приведена структурная схемаустройства,Устройство включает регистр 1 числа, содержащий три тетрады триггеров, распределитель 2 импульсов, блок 3 выбора, блок 4коррекции, регистр 5 задержки и триггер 6. Регистр 1 предназначен для приема преобразуемого параллельного двоично-десятичного кода, хранения промежуточных значений З 0 преобразования, а также для выдачи оконча510 15 тельного результата преобразования в двоичном параллельном коде.Распределитель 2 формирует импульсы, необходимые для синхронизации работы всех узлов устройства.Блок 3 служит для поочередного пропускания содержимого тетрад на общий блок 4 и выполнен в виде элементов И для разрядов каждой тетрады.Блок 4 предназначен для анализа и коррекции содержимого тетрад и представляет комбинационную схему, зависимость между входными и выходными сигналами которой такова, что входная комбинация кода, имею. щая содержимое 8, 9, 10, 11 и 12 двоичных единиц, блоком 4 уменьшается на 3.Регистр 5 предназначен для хранения четырехразрядной скорректированной информации до окончания такта коррекции данной тетрады.Триггер б предназначен для временного хранения текущих значений четвертого разряда информации с выхода регистра 5,Устройство работает следующим образом.Двоично-десятичный код числа, предназначенного для преобразования в двоичный код, потетрадно располагается в регистре 1,После этого содержимое всех тетрад поочередно, начиная с первой тетрады (элементы Т, - Т 4), поступает через блок 3 на блок 4, где анализируются и при необходимости корректируются коды тетрад. С выхода блока 4 проанализированная информация тетрад поступает на регистр 5,Четвертый разряд информации первой тетрады из регистра 5 поступает в триггер б для временного хранения, а первый, второй и третий разряды поступают в элементы Т, - Т 4 первой тетрады регистра 1 соответственно, Информация второй тетрады, а затем третьей тепрады из регистра 5 поступает в регистр 1 со сдвигом относительно прежнего расположения на один разряд впра. во. Содержимое триггера б поступает в элемент Т, третьей тетрады. После этого в регистре 1 располагаются в параллельном коде разряды двоичного числа, эквивалентного преобразуемому двоично-десятичному числу.Состояния и выход триггера б соответст. вуют значениям двоичного последовательного кода.Таким образом, устройство может быть использовано для преобразования двоично 20 25 зо 35 40 45 50 десятичного кода в параллельный и последовательный двоичный код.Использование регистра числа для прием преобразуемого двоично-десятичного числа, для хранения промежуточных значений преобразования, а также для выдачи окончательного результата преобразования позволило применить один блок коррекции для всех тетрад, тем самым упростить устройство и повысить его надежность.Экономический эффект использования предлагаемого устройства возрастает с рос том числа разрядов преобразуемого числа. Формула изобретения Устройство для преобразования двоичнодесятичного кода в двоичный, содержащее распределитель импульсов, регистр задержки, блок коррекции и блок выбора, о тл и ч а ющ е е с я тем, что, с целью упрощения устройства, оно содержит трипгер и регистр числа, причем группа выходов регистра числа соединена с первой группой входов блока выбора, группа выходов которого соединена с группой входов блока коррекции, группа вы. ходов которого соединена с регистром задержки, первый, второй и третий выходы которого соединены соответственно с первым, вторым и третьим входами регистра числа, а четвертый выход регистра задержки соединен с четвертым входом регистра числа и с первым входом триггера, выход которого соединен с пятым входом регистра числа; пер вый и второй выходы распределителя импульсов соединены соответственно с шестым и седьмым входами регистра числа, а третий выход - с восьмым входом регистра числя и вторым входом триггера; группа выходов и четвертый выход распределителя импульсов соединены соответственно со второй группой входов блока выбора и входом блока коррек. ции; группа входов регистра числа является группой входов устройства.Источники информации, принятые во внимание при экспертизе:1, М. М. Сухомлинов и В. И. Выхованец Преобразователи кодов чисел, изд. Техника, Киев, 1965, стр. 104, рис. 32.2. Авторское свидетельство СССР404077, М, Кл, 6 06 Р от 07.10,71 г. (прототип).Заказ 288,964 Изд.476 Тираж 899 ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раушская наб., д. 4,5 Тип. Харьк. фил. пред, Патент Подписное
СмотретьЗаявка
2049852, 06.08.1974
ПРЕДПРИЯТИЕ ПЯ А-3327
ПОЛИЩУК АНАТОЛИЙ МИХАЙЛОВИЧ, РАСПУТНЫЙ ВИЛЕН ПЕТРОВИЧ, САЛЬНИКОВА ЛАРИСА ИВАНОВНА
МПК / Метки
МПК: G06F 5/02
Метки: двоично-десятичного, двоичный, кода, преобразования
Опубликовано: 05.03.1977
Код ссылки
<a href="https://patents.su/3-549801-ustrojjstvo-dlya-preobrazovaniya-dvoichno-desyatichnogo-koda-v-dvoichnyjj.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для преобразования двоично-десятичного кода в двоичный</a>
Предыдущий патент: Устройство для управления обменом информацией
Следующий патент: Преобразователь параллельного двоичного кода в число импульсный код
Случайный патент: Способ контроля процесса дозирования материалов