Устройство автоматизированной подготовки программ для станков с чпу

Есть еще 10 страниц.

Смотреть все страницы или скачать ZIP архив

Текст

(50г слтгПИСАНИЕ ИЗОБРЕТЕ У СВИДЕТЕЛЬСТ изированноитанков с огра пер аписи ия 6, интер равле ов 5, ввода блок нфор-. инд тосчитываок ЧПУ 15ение пророцесса ке, т.к. вески учиты(54) УСТРОЙСТВО АВ ПОДГОТОВКИ ПРОГРАММ (57) Изобретение о тике и вычислитель жет быть использов рованной подготовк с ЧПУ. Цель изобре ОМАТИЗИРОВ ДЛЯ СТАНК носится к ой технике ННОИВ С ЧПУ огреш ома диого положения е деформации си е режима дублир олее высокую овки программ. ность установки ис и м инструмента итемы СПИД, авания обеспечоперативность7 з.п. ф-лы,упруги ведени вает подго 2 ил. атизино для автпрограмм ения - пов танк ен точности и сокраще време проГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Авторское свидетельство СССРУ 717723, кл, С 05 В 19/42, 1980.Авторское свидетельство СССРУ 541147, кл. С 05 В 19/42, 1976. грамм. Устройство автомаподготовки программ дляЧПУ содержит блок микропблок согласования 8, бло7, блок памяти 1, блок ублок программных перехофейс вычислителя 9, блокмации 12, вычислитель 1 Окации 2, перфоратор 1,тель 3, коммутатор 141и логический блок 4. Вклюцесса обработки в контурсоздания программ на старежиме обучения автоматичваются такие факторы, каратора микрокоманд соединен с информационным выходом шифратора командпрограммы, а управляющие выходы дешифратора микрокоманд подключенысоответственно к соответствующимуправляющим выходам, вход установкитриггера готовности подключен к входу "Старт" блока, инверсный выходтриггера готовности подключен к выходу "Готов" блока микропрограмм, апрямой выход триггера готовности подключен к входу коммутатора и дешифратора микрокоманд, первый и второйвходы элемента И подключены соответственно к синхрониэирующему входублока микропрограмм и к выходу дешифратора микрокоманд, а выход соединен с суммирующим входом счетчикакоманд, информационный выход которого подключен к второму входу шифратора команд программы,З.Устройство по п.1, о т л ич а ю щ е е с я .тем, что,погическийблок содержит задающий генератор,дешифратор машинных команд, дешифратор условий, триггеры условий и формирователь ответа, причем выходызаадющего генератора соединены ссоответствующими синхронизирующимивыходами логического блока, вход "Команда принята" подключен к разрешающему входу дешифратора машинныхкоманд, информационные входы дешифратора машинных команд и дешифратора условий подключены к шине данных,первые управляющие выходы дешифратора машинных команд подключены к соответствующим выходам логического блока, второй управляющий выход - кпервому входу формирователя объекта,а третий управляющий выход - к разрешающему входу дешифратора условий,управляющие выходы которого подключены к управляющим входам триггеров условий, выходы которых подключены кинформационным выходам логического.блоха, выход "Условия" дешифратораусловий через формирователь ответаподключен к выходу Ответ" логического блока.4.Уетройство по п.1, о т л ич а ю щ е е с я тем, что блокпрограммных переходов содержит Фиксатор, анализатор условий, триггерОстанов, счетчик трех тактов, триггер перехода, анализатор ответа системы, буферный регистр, узел изменения адреса, узел инкрементирования)О 15 2 О 25 ЗО 35 4 О 45 50 55 и счетчик команд, первый управляющий вход которого соединен с первым выходом узла изменения адреса, второй управляющий вход - с выходом узла инкрементирования, первым входом подключенного к второму выходу узла изменения адреса, вторым входом - к выходу триггера "Останов, третьим входом - к первому выходу. анализатора ответа системы, второй выход ко;- торого соединен с выходом блока программных переходов, первый вход - с выходом фиксатора, второй вход - с синхронизирующим входом блока про-, граммных переходов, третий вход - с входом ЯОтвет логического блока" программных переходов, вход "Общая готовность" которого подключен к четвертому входу анализатора ответа системы, выход фиксатора соединен с разрешающими входами счетчика трех тактов и триггера перехода, первый и второй выходы счетчика трех тактов соединены с УСтановочными входами буферного регистра, а третий выход - с сбросовым входом фиксатора и с первым входом узла изменения адреса, первый информационный вход анализатора УСловий соединен с входами условий блока программных переходов, второй информационный вход - с шиной данных, выход анализатора условий подключен к второму входу триггера перехода, выход которого соеди:нен с вторым входом узла изменения адреса, вхоцПуск" блока программных переходов соединен с управляющим. входом триггера "Останов", выходкоторого соединен с выходом блока программных переходов, а информационные входы - с шиной данных, вход "Выбор программы" - с первым входом Фиксатора, а вход "Команда перехода" с вторым входом фиксатора, информационный выход счетчика команд подключен к адресному выходу блока программных переходов, а информационные входы счетчика команд - к выходу бу-. Ферного регистра.5.Устройство по п.1, о т л и ч а ю щ е е с я тем, что блока перезаписи содержат коммутатор, элемент И, два элемента совпацения, дешифратор "Конец кадра, элемент сброса, счетчик адреса, триггеры "Пуск" и "Запись-дублирование" и элемент памяти, причем установочный вход триггера "Пуск" соединен с входом "Пуск4550 дублирования" блока перезаписи, вы-. ход дешифратора Конец кадра соединен со счетным входом триггера пЗапись-дублирование", сбросовым входом триггера пПуск и через элемент сброса со сбросовым входом счетчика адреса, выход триггера Пуск" соединен с выходом "Старт/стоп" блока перезаписи, первый выход триггера Запись-дублирование" соединен с выходом "Дублирование ПЛ" блока перезаписи, разрешающим входом второго элемента совпадения и с управляющим входом коммутатора, второй выход триггера "Запись-дублирование" подключен к разрешающему входу первого элемента. совпадения, информационный вход первого элемента подключен к первому информационному входу коммутатора, выход второго элемента совпадения соединен с информационными входами элемента памяти, первый и второй входы элемента И соединены соответственно с синхронизирующим входом бло" ка перезаписи и с выходом Готов ПЛ" блока перезаписи, выход элемента И соединен с первым входом коммутатора, второй вход которого подключен к синхронизирующему входу блока перезаписи, выход коммутатора подключен к суммирующему входу счетчика адреса, информационный выход счетчика ад-, реса соединен с адресным входом элемента памяти, информационный выход которого соединен с информационным входом второго элемента совпадения и с входом дешифратора нКонец кадра", выход второго элемента совпадения подключен к информационному выходу блока перезаписи.6.Устройство по п.1, о т л и - ч а ю щ е е с я тем, что блок согласования содержит элемент ИЛИ, блок элементов ИЛИ, триггер готовности, два узла элементов совпадения и блок согласования с перфоратором, вход "Дублирование ПЛ" блока согласования соединен с первым входом элемента ИЛИ, вход которого соединен с входом Включить ПЛп блока, выход элемента ИЛИ с установочным входом триггера готовности, сбросовый вход которого подключен к синхронизирующему входу блока согласования, инверсный выход триггера готовности соединен с выходом "Готов ПЛ" блокг согласования, а прямой вьгход подключен к разрешающему входу первого элемента совпаде 5 10 15 20 25 30 35 40 ния, входы блока элементов ИЛИ соединены соответственно с информационными входами блока согласования, а выход - с информационными входами первого и второго элементов совпадения, вход "Включить ЧПУ соединен с разрешающим входом второго элемента совпадения, выход первого узла элементов совпадения через узел согласования соединен с информационным выходом блока согласования, а выход второго узла элементов совпадения соединен с информационным входом блбка перезаписи.7.Устройство по п.1, о т л и - ч а ю щ е е с я тем, что интерфейс вычислителя содержит формирователь признака, узел сдвига, узел нормализации, узел ввода, реверсивный регистр, узел согласования и преобразователь кода, причем синхронизирующий вход интерфейса вычислителя соединен с синхронизирующими входами реверсивного регистра, формирователя признака, узла нормализации, узла ввода и блока ввода информации, информационный вход интерфейса вычислителя через преобразователь кода соединен с информационными входами преобразователя признака и реверсивного регистра, информационный выход формирователя признака является выходом "условия .интерфейса вычислителя, сдвиговый выход узла сдвига соединен со сдвиговым входом реверсивного регистра и выходом "Сдвиг" интерфейса вычислителя, второй сдвиговый вход реверсивного регистра соединен с выходом узла нормализации, информационный выход младшего разряда реверсивного регистра соединен с информационным входом узла нормализации, информационный выход старшего разряда реверсивного регистра подключен к информационному выходу интерфейса вычислителя, информационный вход узла сдвига соединен с выходом .Модуль сдвига" интерфейса вычислителя, вторые синхронизирующие входы узла сдвига и узла нормализации соединены с синхронизирующим входом интерфейса вычислителя, управляющий вход узла сдвига подключен к управляющему входу "Сдвиг" интерфейса вычислителя, разрешающий вход узла сдвига соединен с разрешающим выходом узла нормализации, управляющий вход узла нормализации подключен к управляющему21 135 входу "Запись" интерфейса вычислителя, информационные входы узла ввода подключены соответственно к шине данных, разрешающий вход узла ввода подключен к управляющему входу интерфейса вычислителя выход готовности узла, ввода подключен к выходу готовности интерфейса вычислителя, а информационный выход узла ввода через блок согласования соединен с информационным выходом интерфейса. вычислителя. 8.устройство по п.1, о т л и ч а ю щ е е с я тем, что блок выбо-. ра программ блока управления состоит из коммутатора, фиксатора состояния, счетчика-шифратора, счетчика четырех тактов, буфера кода программы, формирователя внешних сигналов и формирователя адреса начала программы, причем суммирующие входы счетчика-шифратора и счетчика четырех тактов соединены с синхронизирующим входом блока выбора программ, информационные выходы счетчика-шиФратора подключены к информационному входу буфера кода программы и к первому информационному входу коммутатора, второй информационный вход 22 коммутатора подключен к входу блока выбора программы а выход соединен с управляющим входом фиксатора состояния, разрешающий вход которогоУподключен к входу Счет блока выбор а п ро г рами первый управляющий выход фик с а тора состояния подключен к разрешающему входу счетчика четырех 1 0 тактов , а второй - к управляющемувходу буфера кода программы , выход к отор о го соединен с и нформаци о нным Входом формирователя адреса начала программы, выход первого и второго 1 5 тактов сч е тч ик а четырех тактов с оедин ены с входами формирователя внешних сигналов , выход третьего такта счетчика четырех тактов подключен к п е рв ому управляющему входу формирова т еля 20 адреса начала программы , выход ч е тв ер того такта счетчика четырех тактов подключен к второму управляющему в ходу формирователя адреса начала программы , к сбро со в ому входу фиксатора 25 состояния и к входу формиров ат елявнешних сигналов , выход формиров а т еля адреса н ачала программы подключен к шине данных , выходы формирователя внешних сигналов подключены соо тв ет с тв енно к выходам " Запрет памя т и,Пуск " и " Выб ор программы" .1(РиР. У дт ставитель И.ШвецхредЛСердюкова Корректор М.Шароши актор Н.Бобков я наб., д ое предприятие, г. Ужгород, ул. Проектная.,фич Про ственно-и з 5691/42 ВНИИПИ Го по дела 113035, МТираж 863дарственного комиизобретений и открква, Ж, Раушск Подписное ета СССР ытий1 13541Изобретение относится к автоматике и вычислительной технике и можетбыть использовано для автоматизированной подготовки программ станковс ЧПУ, а также роботов-манипуляторов .Цель изобретения - повышение точности и сокращение времени подготовки программ.На Фиг,1 представлена блок-схемаустройства автоматизированной подготовки программ для станков с ЧПУ сиспользованием обучения, состоящегоиз блока 1 памяти, блока 2 индикации, блока 3 микропрограмм, логического блока 4, блока 5 программных переходов, блока 6 управления, блока7 перезаписи, блока 8 согласования,интерфейса 9 вычислителя, вычислителя 10, перфоратора 1, блока 12 ввода информации, фотосчитывателя 13,коммутатора 14, блока 15 ЧПУ, привода 16, исполнительного органа 17,датчика 18 перемещений, обрабагываемой детали 19 датчика 20 размера иоператора 21.На фиг.2 приведена блок-схемаблока памяти, состоящего из входногошинного усилителя 22, дешифратора23, программируемого постоянного запоминающего устройства (ППЗУ) 24,выходного шинного усилителя 25.На фиг,3 приведена блок-схемаблока микропрограмм, состоящего из35дгифратора 26 модуля сдвига, шифратора 27 кода букв, шифратора 28 кодациФр, шифратора 29 команд программы,счетчика 30 команд, коммутатора 31,дешифратора 32 микрокоманд, элементИ 33, преобразователя 34 последовательного кода в параллельный, триггера 35 готовности,На. Фиг.4 представлена блок-схема логического блока, состоящего изгенератора 36, формирователя 37 тактовых импульсов, инвертора 38, дешифратора 39, дешифратора 40 условий,триггеров 41 условий и Формирователя42 ответа.На Фиг.5 представлена блок-,схемапрограммных переходов, состоящего изфиксатора 43, анализатора 44 условий, триггера "Останов" 45, счетчика 46 трех тактов, триггера 47 перехода, анализатора 48 ответа системыбуферного регистра 49, узла 50 изменения адреса, узла 51 инкрементирования и счетчика 52 команд,60 2На фиг.6 привецена блок-схемаблока перезаписи, состоящего из коммутатора 53, элемента И 54, дешифратора "Конец кадра" 55, счетчика 56адреса, триггера "Запись-дублирование" 5, элемента 58 сброса, триггера Пуск" 59, элемента 60 памяти идвух элементов 61 и 62 совпадения.На Фиг.7 приведен блок согласования, состоящий из элемента ИЛИ 63,блок элементов ИДИ 64, триггера 65готовности, двух узлов элементов 66и 67 совпадения и блок согласованияс перфоратором 68,На Фиг,8 представлена блок-схемаинтерфейса вычислителя, а также раскрыт стандартный вычислитель для показа связей его с интерфейсом. ИнтерФейс вычислителя состоит из Формирователя 69 признака., узла 70 сдвига,узла 71 нормализации, узла 72 ввода,реверсивного регистра 73, узла 74согласования, преобразователя 75 кода, Вычислитель состоит из индикатора 76, диспетчер-программатора 77,,узла 78 арифметических операций,тактового генератора 79, узла 80тригонометрических операций и динамической памяти 81,Е 1 а Фиг.9 представлена блок-схемакоммутатора, состоящего из электронного ключа 82 и мультиплексора 83. На фиг.10 представлен блок управления, состоящий из клавиатуры 84, блока 85 выбора программ, переключателя 86 рода работ и шифратора 8 адреса.фНа фиг.11 представлена блок-схемаблока. выбора программ, состоящего изкоммутатора 88, Фиксатора 89, счетчика-шифратора 90, счетчика 91 четырех тактов, буфера 92 кода программы,формирователя 93 внешних. сигналов иФормирователя 94 начального адресапрограммы,На фиг.12 приведен формировательответа, состоящий из дешифратора 0195, дешифратора "1" 96, элементаИЛИ 97.На фиг.13 приведен триггер "Останов" 45, состоящий из дешифратораостанова 98 и триггера 99.На фиг.14 приведена блок-схемаанализатора ответа системы, состоящего из элементов И 100-102, элементов НЕ 103 и 104 и элемента ИЛИ 105.1354160 35 45 На фиг.15 приведен узел измененияадреса, состоящий из элемента И 106и элемента НЕ 107.На фиг.16 приведен узел 51 инкрементирования, состоящий из элементаИ 108 и одновибратора 109.На фиг.17 приведена блок-схемаформирователя признака, состоящегоиз дешифраторов "+" 110, "О" 111, 1 Оэлемента ИЛИ 112, элемента НЕ 113,счетчика на восемь 114, Р-триггера115 и триггера 116.На фиг.18 приведена блок-схемаузла 70 сдвига, состоящего из счетчика 177, триггера 118 и элементаИ 19,На фиг,19 приведена блок-схемаузла нормализации, состоящего из элементов И 120-122, одновибратора 123, 20триггеров 124 и 125, дешифратора"точки" 126 и элемента НЕ 127.При поступлении сигнала "запись"от блока 3 микропрограмм по синхроимпульсу О 1 от вычислителя 1 О уста-.навливается триггер 123 в "1" и выдает разрешающий сигнал на элементИ 120 для записи числа по импульсам01-08 в реверсивнмй регистр 73. Посинхроимпульсу Р 9 триггер 124 сбрасывается и устанавливает триггер 125,который выдает разрешающий сигнал надешифратор "точки" 126 и по тактовымимпульсам логического блока 4 (ТИ)осуществляется сдвиг информации врегистре 73 пока в младшем разряде1не появляется код "точки". При этомсдвиг прекращается, триггер 125сбрасывается в "0" и выдается разрешающий сигнал в узел 70 сдвига, 40На фиг.20 приведен узел ввода, состоящий из элементов И 28-130, триггера 131 готовности и элемента ИЛИ132. На фиг.21 приведен фиксатор 89, состоящий из элементов НЕ 133 и 134, элементов И 135 и 136 и триггеров 137 и 138.На фиг.22 приведен Формирователь 93 внешних сигналов, состоящий из триггера 139 и двух одновибраторов 140 и 141.Кроме того, обозначены задающий генератор 142, дешифратор 143 машинных команд (Фиг.4).Устройство автоматизированной подготовки программ для станков с ЧПУ с использованием обучения может вести работу в трех режимах; обучения, программы и дублирования.В режиме обучения с помощью устройства формируются кадры программы, для управления приводом станка. После отработки исполнительным органом перемещения оператор осуществляет контроль этого перемещения (размер детали) и в случае правильной обработки выводит этот фрагмент программы на перфоленту. В программном режиме управление приводом 16 станка осуществляется от перфоленты с фотосчитывателя 13.В режиме дублирования коммутатор 14 выход фотосчитывателя 13 подключает к входу блока 15 ЧПУ и входу блока 7 перезаписи. При этом неизменный фрагмент программы (кадр программы) вводится в блок 15 ЧПУ и отрабатывается приводом 16, а также через блок 7 перезаписи и блок 8 согласования поступает на перфоратор 1 и набивается на перфоленту.За каждой кнопкой блока 6 управления, кроме переключателя рода работ и кнопки "Пуск дублирования" в блоке 1 памяти, записана последовательность действий для Формирования стандартного кадра (например, при нажатии кнопки "Вкл. охлаждения" формируется кадр В ВВВ М 108 ЬР, где ВВВ - номер кадра, ЬГ - конец кадра), начальный адрес выборки которого задается блоком 5 программных переходов, Блок 1 памяти выдает в шину дан" ных команду управления, которая расшифровывается логическим блоком 4 и передается одному из блоков: блоку 3 микропрограмм, блоку 5 программных переходов (при наличии команды условного или безусловного перехода) или интерфейсу 9 вычислителя для выполнения вычислителем 10 арифметических и тригонометрических операций, а также для запоминания числа или вызова его из памяти.функциональное назначение блоков, входящих в выносной пульт следующее.Блок 1 памяти выдает в шину данных код команды по адресу, задаваемому блоком программных переходов. Блок 2 индикации отображает пере" мещение исполнительного органа 17в выбранной оператором 21 системекоординат.Блок 3 микропрограмм осуществляетперенос числовой информации с индика 5 13541тора вычислителя 10 в блок 2 индикации (при выборе системы координат),формирование информации в код блока15 ЧПУ покоманде из шины данных ипередачу ее через блок 8 согласова 5ния в перфоратор 11 и через коммутатор 4 в блок 15 ЧПУ.Логический блок 4 формирует тактовые импульсы для синхронизации работы всех блоков выносного пульта, атакже распределяет команды из шиныданных в блок 3 микропрограмм, вычислитель 10 через интерфейс 9, блок5 программных переходов,Блок 5 программных переходов задает начальный. адрес в блок 1 памяти, увеличивает этот адрес при выполнении команды каким-либо блокам, анализирует условия с логического блока4 и интерфейса вычислителя 10 и осуществляет условный или безусловныйпереход на новый адрес.Блок 1 перезаписи в режиме дублирования запоминает информацию,поступающую с фотосчитывателя 13 через 25коммутатор 14, и вьдает ее через блок8 согласования на перфоратор 11,Блок 8 согласования управляетперфоратором 11 по командам иэ блока3 микропрограмм и синхроимпульсомперфоратора 11, а также вьдает информацию (кадр программы) в блок 15 ЧПУчерез коммутатор 14 по командамблока 3 микропрограмм,Интерфейс 9 вычислителя осуществляет ввод информации в вычислитель10 из блока 12 ввода информации и изшины данных, производит управлениевычислителем по команде из шины данных, формирует условия на блок 5 щпрограммных переходов, а также передает числовую информацию из вычислителя 10 в блок 3 микропрограмм и вблок 2 индикации по команде из блока3 микропрограмм. 45Вычислитель 1 О является стандарт-.ным устройством и осуществляет выполнение арифметических и тригонометрических операций, запоминание числовой информации и передачу ее черезинтерфейс 9 в соответствующие блоки.Адрес выбираемой программы зада-ется с блока 5 программных переходов.Младшая часть адреса (8 разрядов)через входной шинный усилитель 22подается в виде адресного сигналана ППЗУ 24. Старшая часть адреса(4 разряда) через дешифратор 23 выбирает соответствующую область па 60 6мяти ППЗУ 24 при отсутствии сигнала "Запрет памяти" с блока 6 управления, Код команды через выходной шинный усилитель 25 подается в шину данных,Работа блока 2 микропрограмм осуществляется следующим образом.В исходном состоянии счетчик 30 команд установлен в нулевое положение и триггер 35 готовности вьдает сигнал готовности в блок 5 программных переходов. При появлении команды "Старт" с логического блока 4 триггер 35 готовности устанавливается в "1 , снимает сигнал готовности с блока 5 программных переходов (запрещая при этом изменение адреса блоком программных переходов) и выдает разрешающие сигналы на коммутатор 31 н дешифратор 32 микрокоманд. Шифратор 29 команд по информации иэ шины данных формирует сигналы на дешифратор 32 микрокоманд и осуществляет управление коммутатором 31 подключая его либо к шифратору кода букв, либо к шифратору кода цифр. Информация с коммутатора 31 поступает при этом в блок 8 согласования, Дешифратор 32 микрокоманд вьдает разрешающий сигнал на элемент И 33 и по тактовым импульсам логического блока 4 происходит изменение состояния счетчика 30 команд, который совместно с информацией из шины данных задает входной адрес шифратору 29 команд. Дешифратор 32 микрокоманд при этом формирует сигналы управления в блок 2 индикации (" Занос" ), блок 8 согласования ("Вкл. ПЛ", Вкл. ЧПУ") и интерфейс 9 вычислителя("Запись , "Сдвиг" ). При работе с вычислителем 10 шифратор 26 модуля сдвига из шины данных задает в интерфейс 9 величину модуля сдвига информации и осуществляется последовательный сдвиг информации с интерфейса 9 вычислителя в преобразователь 34 кода, который осуществляет преобразование последовательного кода в параллельный. После отработки микропрограммы дешифратор 32 микро- команд расшифровывает команду "Останов" и сбрасывает счетчик 30 команд и триггер 35 готовности в нулевое положение.Логический блок 4 с помощью генератора 36 и формирователя 31 тактовых импульсов формирует импульсы к всем блокам синхронизации их работы. Дешифратор 39 расшифровывает старшуючасть кода команды шины данных и формирует по этой команде соответствующие сигналы запуска блока 3 микропрограмм (" Старт" ), блока 5 программных переходов (Команда перехода),интерфейса 9 вычислителя ("Разрешение ввода") и триггеров 41 условийчерез дешифратор 40 условий, Младшаячасть адреса команды шины данных через дешифратор 40 условий управляеттриггерами 41 условий (" Линия","Круг, "Резьба", и т.д.), выходыкоторых подключены к блоку 5 программных переходов. При появлении сигнала "Команда принята" с блока 5 про -граммных переходов инвертор 38 снимает разрешающий сигнал с дешифратора39, предотвращая возможность запуска блоков устройства и триггеров условий при изменении информации в шине данных. Для отработки "пустых" ко -манд (все нули или все единицы в шине данных) используется Формирователь 42 ответа, представляющий собойдва дешифратора ("0" и "1") собранных по схеме совпадения и объединенных по ИЛИ, Формирователь 42 ответавыдает сигнал "Ответ логического блока" для увеличения адреса блоком 5программных переходов. ЗОПри нажатии одной из кнопок клавиатуры 84 блоком 6 управления форми"руется соответствующая команда в шину данных, а также команды "Выборпрограммы" и "Пуск" на блок програмных переходов, По команде Пуск ус 11 1135танавливается триггер "Останов" 45и выдает разрешающий сигнал на узел51 инкрементирования и команду "Счет"и блок 6 управления для блокировкиклавиатуры. По команде "Выбор программы" устанавливается фиксатор 43,представляющий собой триггер, установка которого осуществляется сигналами "Выбор программы" с блока 6управления или Команда перехода" слогического блока 4. При этом фиксатор 43 выдает разрешающий сигнал назапуск счетчика 46 трех тактов потактовым импульсам логического блока 4, перекрывает прохождение .сигналов на выход анализатора 48 ответасистемы от управляющих входов "Общаяготовность" и "Ответ логического блока и формирует сигнал записи информации с анализатора 44 условий натриггер 47 перехода. Анализатор 44условий представляет собой мультиплексор и при задании номера условия из шины данных и выполнении этого условия (логическая единица триггера 41 условия) устанавливает триггер 47 перехода, а при невыполнении условия (логический нуль) сбрасывает его. По первому тактовому импульсу с логического блока 4 счетчик трех тактов заносит в буферный регистр 49 младшую часть адреса перехода из шины данных (С 1), а также через анализатор 48 ответа системы формируется управляющий сигнал на узел 51 инкрементирования, который формирует сигнал на счетчик 52 команд. Последний увеличивает адрес блока 1 памяти на единицу и в шину данных подается старшая часть адреса перехода, По второму тактовому импульсу счетчик 46 трех тактов заносит старшую часть адреса перехода из шины данных в буферный регистр 49 (С 2). При этом анализатор 48 ответа системы через узел 51 инкрементирования увеличивает адрес на единицу и в шину данных подается старшая часть адреса перехода. По второму тактовому импульсу счетчик 46 трех тактов заносит старшуя часть адреса перехода иэ шины данных в буферный регистр 49 (С 2), При этом анализатор 48 ответа системы через узел 51 инкрементирования увеличивает на единицу код адресной шины, задаваемый показаниями счетчика 52 команд. По третьему тактовому импульсу при выполнении условия перехода (наличии разрешающего сигнала от триггера 47 перехода на узел 50 изменения адреса) в счетчик 52 команд загружается информация с буферного регистра 49 по сигналу с узла 50 изменения адреса, При этом последний снимает разрешающий сигнал с узла 51 инкрементирования.Кроме того, счетчик 46 трех тактов сбрасывает фиксатор 43, который останавливает счетчик 46 трех тактов и снимает запрещающий сигнал с анализатора 48 ответа системы. Дальнейшее увеличение кода адресной шины, задаваемого счетчиком 52 команд, осуществляется на единицу по снятию сигнала "Общая готовность" или появлению сигнала "Ответ логического блока" на входе анализатора 48 ответа системы через узел 51 инкрементирования. Кроме того, анализатор ответа системы Формирует сигнал "Команда принята" в логический блок 4 для формирования команды запуска соответствую 13541601 Ощег о блока, При невыполнении условия перехода (триггер 47 перехода в "О") узел 50 изменения адреса не выдает команду на запись информации из буферного регистра 49 в счетчик 52 команд и не снимает разрешающий сигнал с узла 51 инкрементирования. При этом анализатор 48 ответа по третьему тактовому импульсу через узел 51 инкрементирования увеличивает код адресной шины на единицу. Узел 51 инкрементирования представля ет собой одновибратор с логическим элементом И на входе. Сброс триггера "Останов" 45 осуществляется по команде "Останов" из шины данных. При этом снимается разрешающий сигнал с узла 51 инкрементирования. Выполнение команды безусловного перехо да осуществляется аналогично. При этом используется заранее выполняемое условие.В режиме дублирования коммутатор 14 подключает фотосчитыватель 13 к блоку 15,ЧПУ и блоку 7 перезаписи. При нажатии кнопки "Пуск дублирования" на клавиатуре 84 блока 6 управления устанавливается триггер "Пуск" 59 и выдает команду "Старт" в фото- считыватель 13. По этой команде фотосчитыватель начинает ввод информации с перфоленты.Эта информация через элемент 61 совпадения поступает на информационные входы элемента памяти (ОЗУ) 60, а адрес заноса информации задается счетчиком 56 адреса по синхроимпульсам фотосчитывателя 13 через коммутаь тор 53. При появлении в информации символа "Конец кадра" дешифратор 55 сбрасывает триггер "Пуск" 59, останавливая при этом фотосчитыватель 13 меняя состояние триггера "Запись- дублирование" на противоположное и через схему 58 сброса сбрасывает счетчик 56 адреса в нулевое положение, При этом триггер "Запись-дублирование" 57 снимает разрешающий сигнал на запись информации в ОЗУ, выдает команду "Дублирование ПЛ" в блок 8 согласования и подключает через коммутатор 53 счетчик 56 адреса к элементу И 54. При наличии сигнала "Готов ПЛ" с блока 8 согласования по тактовым импульсам с логического блока 4 счетчик 56 адреса задает адрес считываемой информации с ОЗУ 60 через схему 62 совпадения вблок 8 согласования, Последний снимает команду "Готов ПЛ" с элементаИ 54 и осуществляет набивку этойинформации на перфоратор 1. Посленабивки информации блок согласованиявосстанавливает сигнал "Готов ПЛ"и новая информация из ОЗУ 60 черезблок 8 согласования набивается перфоратором 11. Так происходит дотех пор, пока не появляется символ"Конец кадра". В этом случае дешифратор 55 изменяет состояние триггера "Запись-дублирование" на противоположное и блок устанавливается в 5 исходное состояние. Дублирование следующего кадра программы осуществленотолько после очередного нажатия кнопки "Пуск дублирования" на клавиатуре 84 блока б управления, Блок 8 согласования осуществляет 20 согласование сигналов управления устройства с сигналами перфоратора 11и блока 15 ЧПУ. При вводе информации 25 на блок 15 ЧПУ с блока 3 микропрограмм поступает информация черезсхему ИЛИ 64 на элементы 66 и 67 совпадения и разрешающая команда Вкл.ЧПУ" на элементы 67 совпадения, информагГия с которых через коммутатор14 поступает на блок 15 ЧПУ. При выводе информации на перфоратор 11 сблока 3 микропрограмм поступает числовая информация через схему ИЛИ 64на элементы 66 совпадения и команда"Вкл, ПЛ" через ИЛИ на триггер 65готовности, который устанавливаетсяв "1", снимает сигнал "Готов ПЛ" сблока микропрограмм и выдает разре 30 шающий сигнал на элементы 66 совпадения. Информация через блок 68 согла 40 сования с ПЛ поступает на перфоратор 11 и набивается на перфоленту, После ее набивки по синхроимпульсам перфо-. ратора сбрасывается триггер 65 готовности, восстанавливая сигнал готовности в блок 3 микропрограмм и снимается разрешающий сигнал элементов ния при подаче информации и команды"Дубл. ПЛ" с блока 7 перезаписи. Дляфрагментов программы, которые могутбыть одновременно выведены в блок15 ЧПУ и на перфоратор 11, с блока3 микропрограмм поступает информация на элемент ИЛИ 64 и две команды"Вкл. ПЛ" и "Вкл. ЧПУ". При этомсинхронизация осуществляется по сигбб совпадения, Аналогично осуществля 50 ется работа блока в режиме дублирова 1354 160 12валам более медленно действующегоперфоратора. С целью упрощения связей на блоке не показаны сигналысинхронизации "Старт/стоп" для блока 15 ЧПУ,Вычислитель 10 является стандартным блоком и раскрыт для показа егосвязей с интерфейсом 9 вычислителя.Ввод информации в вычислитель 10может осуществляться от блока 12ввода информации через узел 72 вводаи узел 74 согласования при отсутствии сигнала "Разрешение ввода с логического блока 4. Кроме того, информация может осуществляться такжеиз шины данных при наличии сигнала"Разрешение ввода" с логического блока 4. Синхронизация ввода осуществляется по 0-импульсам динамической развертки вычислителя, При появлениисигнала Разрешение ввода 1 узелввода снимает сигнал "Готовн. вблок 5 программных переходов, который восстанавливается по 0-импульсам 25вычислителя 10 после ввода информации в вычислитель 1 О.Информация с индикатора 76 вычислителя через преобразователь кода75 переносится последовательно в реверсивный регистр 73 по синхроимпульсам 0 (9 импульсов) вычислителя 10и одновременно фиксируются ее признаки в формирователе 69 признака, представляюшем собой два триггера, управляемых дешифраторами, и счетчик. Приэтом, если во всех разрядах числа находятся нули, счетчик переполняясьустанавливает первый триггер в "1",Если хотя бы в одном из разрядов находится число, отличное от нуля, тосчетчик сбрасывается и одновременносбрасывается триггер. Этот триггерформирует признак "=0". Второй триггер формирует признак 0 по знаковому разряду (синхроимпульс В 9). Приэтом если число положительное, тотриггер устанавливается в "1", аесли отрицательное, то в 0.Число на индикаторе 76 вычислителя представляется с плавающей запятой, поэтому введен узел 71 нормализации, представляющий собой дешифратор и логические элементы И.Запись числа с индикатора 76 вреверсивный регистр осуществляетсяпри появлении с блока 3 микропрограммкоманды "Запись" на узел 1 нормализации, который формирует разрешающий сигнал на запись числа в реверсивный регистр 73. После записи числа (по синхроимпульсам Э) узел 71 нормализации по тактовым импульсам с логического блока 4 формирует сигналы сдвига вправо в реверсивный регистр 73 до тех пор, пока в младшем разряде не появится код точки (запятая). При появлении кода точки с младшего разряда реверсивного регистра 73 узел 71 нормализации прекращает сдвиг и выдает разрешающий сигнал на узел 70 сдвига, который представляет собой счетчик, триггер и логический элемент И. При поступлении информации о модуле сдвига и команды 1 Сдвиг" с блока 3 микропрограмм эта информация заносится в счетчик. Триггер устанавливается в разрешающим сигналом с узла 71 нормализации и вьщает разрешающий сигнал на элемент И. Тактовые импульсы логического блока 4 через элемент И поступают на вычитающий вход счетчика, в блок 3 микропрограмм и на сдвиг влево реверсивного регистра 73. Информация с реверсивного регистра 73 при этом переносится в блок 3 микропрограмм и блок 2 индикации при наличии сигнала "Занос" с блока микропрограмм (выбор системы координат). Счетчик узла 70 сдвига обнуляется и сбрасывает триггер, приводя схему в исходное состояние.Коммутатор 14 при наличии сигнала "Адрес 1" с блока 6 управления подключает выход фотосчитывателя 13 к блоку 7 перезаписи через электронный ключ 82. При отсутствии сигнала "Адрес 2" мультиплексор 83 подключает к блоку 15 ЧПУ фотосчитыватель 13, а при его наличии - блок 8 согласования.В режиме программы, выбираемом переключателем 86 рода работ, шифратор 87 адреса вьщает на коммутатор по адресу 1 и адресу 2 сигналы логического нуля, в режиме обучения по адресу 1 - логический нуль, по адресу 2 - логическая единица, в режиме дублирования по адресу 1 - логическая единица, а по адресу 2 - логический нуль,При нажатии любой из кнопок клавиатуры 84, кроме кнопки "Пуск дублироващя", блок 85 выбора программ формирует "Выбор программы" и "Пуск"в блок программных переходов, формирует сигнал "Запрет памяти" в блок1 памяти для отключения блока памятиат шины данных и задает в шину данных адрес начала выполняемой программы. При выполнении какой-либо программы, закрепленной за кнопками кла".виа гуры 84, с блока программных переходов приходит команда "Счет", блокирующая клавиатуру до завершенчя выполнения программы. Синхронизацияработы блока 85 выборки программ осуществляется от тактовых импульсов логического блока 4, которые поступаютна счетчик-шифратор, 90. Последнийчерез коммутатор 88 осуществляетопрос клавиатуры 84, Информация онажатой кнопке прч отсутствии сигнала Счет с блока программпых перехо-;,Одов фиксируется фиксатором 89, который формирует сигнал записи адресакнопки в буфер 92 кода программ. Приотпускании кнопки фиксатор 89 выдаетразрешающий сигнал на счетчик 91 25четырех тактов, который по первомутактовому импульсу с логического бло ка 4 выдает команду "Запрет памяти"в блок 1 памяти которая снимаетсячетвертым тактом счетчика 91 и каман-;:ду "Пуск" в блок 5 программных переходов. По второму тактовому импульсу выдается команда пБыбор програм-.мы" в блок 5 программных переходов.По третьему тактовому импульсу черезформирователь 94 в шину данных выдается младшая часть адреса (первыйбайт), По четвертому тактовому импульсу выдается старшая часть аДреса(второй байт) в шину данных и осуществляется сброс фиксатора 89 в исходное состояние. Фиксатор 89 состоит из двух триггеров и элементов Ии НЕ. Первый триггер устанавливает"ся в "1 при нажатии кнопки на клавиатуре 84 и отсутствии сигнала"Счет" с блока 5 программных переходов. При отпускании кнопки устанавли-.вается в "1" второй триггер. Сбрособоих триггеров осуществляется отсчетчика 91 четырех тактов, Формирователь 94 начального адреса. Программы представляет собой два шифратора.информационные входы которых подключены к буферу кода программы, выходыобъецинены по схеме ИЛИ, а управляющие входы подключены соответственнок третьему и четвертому тактам счетчика четырех тактов,С целью упрощения команды "Общий сброс" и сигналы синхронизации "Старт/стоп" блока 15 ЧПУ не показа ны (фиг.1-11) По команде Общий сброс", поступающей при включении устройства или при нажатии кнопки "брас" на блоке 6 управления, происходит установка всех блоков устройства в исходное состояние, а по сигналам синхронизации Старт/стоп" ввод информации в блок 15 ЧПУ.Выбор системы координат (привязка инструмента) осуществляется путем пробной обработки заготовки, замера ее размеров и выставки их на блоке 2 индикации с г.омощью блока 12 ввода информации и блока 6 управления.Вынаснои пульт (фиг.1), сОстаящии иэ блока 1 памяти, блока 2 индикации,. блок 3 микропрограмм логического блока 4, блока 5 программных переходов, блока 6 управления блока 7 перезаписи, блока 8 согласования, интерфейса 9 вычислителя, вычислителя 1 О, блока 12 ввода информации.и коммутатора 14, подключается в разрыв цепи фотосчитыватель - стойка ЧПУ путем установки переходника. Время подключения выносного пульта составляет 1-2 м;н, чта позволяет испсльзовать один ул для поочередного управления группой станков ЧПУ,Формула изобретения1,Устройство автоматизированнойподготовки программ для станков с ЧПУ, содержащее блек ввода информации 9 вычисли 1 ельр перфара 10 р 5 подклю ченный выходом к фстосчитывателю и последовательно соединенные блок числового программного управления, привод, исполнительный орган, датчик перемещений и блок индикации, о т - л и ч а ю щ е е с я тем,. что, с целью повышения точности и сокращения времени подготовки программ, введены блок памяти, блок:икрзпрогракм,. логический блок, блок программных переходов, блок управления., блок перезаписи, блок согласования и интерфейс вычислителя. причем вход "Запрет памяти" блока памяти соединен с первым выходом блока управления адресный вход блока памяти подключен к адресному выходу блока программных переходов, а выход через шину данных подключен к первым входам блока ми -кропрограмм, логического блока, блока программньх переходов и интерфейса вычислителя, выход "Занос" блока микропрограмм соединен с установочным входом блока индикации, информа 5 ционный выход блока микропрограмм соединен с первым информационным входом блока согласования, выходы Модуль сдвига", Запись и Сдвиг подключены к соответствующим входам интерфейса вычислителя, управляющие выходы подключены к соответствующим управляющим входам блока согласования, второй вход логического блока соединен с выходом Команда принята" блока программных переходов, синхрониэирующий выход логического блока соединен с синхрониэирующими входами блока микропрограмм, блока программных переходов, блока перезаписи, блока согласования, интерфейса вычислителя и блока управления, выход "Старт" логического блока подключен к входу блока микропрограмм, вы ходы логического блока "Команда перехода" и "Ответ логического блока" подключены к соответствующим входам блока программных переходов, выход "Разрешение ввода" логического блока подключен к управляющему входу интерфейса вычислителя, вход "Общая готовность" блока программных переходов соединен с выходами гоТовности блока микропрограмм и интерфейса вычиси и35 лителя, вход условия блока программных переходов соединен с выхоходами "условия" логического блока иинтерфейса вычислителя, входы выбор программы и пуск блока про граммных переходов соединены с соответствующими выходами блока управления, выход "счет" блока программных переходов подключен к блокирующему входу блока управления, управляющий выход "пуск дублирования" блока управления соединен с блоком перезаписи, информационный выход блока управления подключен к шине данных, управляющие выходы "Адрес 1" и "Адрес 2" соединены с управляющими входами коммутатора, информационный вход блока перезаписи подключен к первому информационному выходу коммутатора, второй информационный выход коммутатора соединен с входом блока числового программного .управления, информационный выход блока перезаписи соединен с вторым информационнымвходом блока .управления, выход "Старт" блока перезаписи подключен к управляющему входу фотосчитывателя, выход "дублирование" блока перезаписи соединен с входом блока согласования выход "Готов ПЛ" блока согласования соединен с входами блока перезаписи и блока микропрограмм, второй синхрониэирующий вход блока со-.;: гласования соединен с синхронизирую-, щим выходом перфоратора, первый информационный выход блока согласования подключен к перфоратому, а второй информационный выход - к первому информационному входу коммутатора, второй информационный вход которого соединен с выходом фотосчитывателя, первый информационный вход интерфейса вычислителя соединен с входом блока ввода информации, а второй информационный вход - с вычислителем, информационный выход "Число" интерфейса вычислителя соединен с информационными входами блока микропрограмм и блока индикации, второй информационный выход интерфейса вычислителя соединен с вычислителем, синхронизирующий вход Э интерфейса вычислителя соединен с вычислителем, а выход 0 - с блоком ввода информации, выход Сдвиг".интерфейса вычислителя соединен с блоком микропрограмм.2.устройство по п.1, о т л и ч а ю щ е е с я тем, что блок микропрограмм содержит шифратор модуля сдвига, шифратор кода букв, шифратор кода цифр, шифратор команд программы, счетчик команд, коммутатор, дешифратор микрокоманд, элемент И, триггер готовности и преобразователь кода, причем входы шифратора модуля сдвига, шифратора кода букв и шифратора ко-. манд программы подключены к шине данных, выход шифратора модуля сдвига подключен к интерфесу вычислителя, информационный вход и вход "Сдвиг" преобразователя кода являются информационным и пусковым входами блока микропрограмм, а выход соединен с входом шифратора кода цифр, информа-, ционные входы коммутатора подключены к выходам шифратора кода букв и шифратора кода цифр соответственно, а информационный выход является вьг ходом блока микропрограмм, управляющий вход коммутатора подключен к управляющему выходу шифратора команд программы, информационный вход дешиф

Смотреть

Заявка

4039587, 21.03.1986

ДНЕПРОПЕТРОВСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ ИМ. 300-ЛЕТИЯ ВОССОЕДИНЕНИЯ УКРАИНЫ С РОССИЕЙ, ПРЕДПРИЯТИЕ ПЯ В-2183

КУЛАБУХОВ АНАТОЛИЙ МИХАЙЛОВИЧ, ЛАРИН ВЛАДИМИР АЛЕКСЕЕВИЧ, ЧЕСНОКОВ ЮРИЙ АЛЕКСАНДРОВИЧ, ЯКУШКИН МИХАИЛ АЛЕКСАНДРОВИЧ, АНИСИМОВ НИКОЛАЙ НИКОЛАЕВИЧ, ЛУКОВНИКОВ АРКАДИЙ АЛЕКСЕЕВИЧ, СИДОРОВ ЕВГЕНИЙ МИХАЙЛОВИЧ

МПК / Метки

МПК: G05B 19/42

Метки: автоматизированной, подготовки, программ, станков, чпу

Опубликовано: 23.11.1987

Код ссылки

<a href="https://patents.su/18-1354160-ustrojjstvo-avtomatizirovannojj-podgotovki-programm-dlya-stankov-s-chpu.html" target="_blank" rel="follow" title="База патентов СССР">Устройство автоматизированной подготовки программ для станков с чпу</a>

Похожие патенты