402172
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 402172
Текст
О П И С А Н И Е 40272ИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистицескихРеслублик Зависимое от авт. свидетельстваЗаявлено 05.1 Ъ.1971 ( 1643882/26-25)с присоединением заявкиПриоритетОпубликовано 12.Х.1973, Бюллетень4Дата опубликования описания 20,11.1974 М. Кл. Н 051 1/ Н 011 7/ОГосударственною комитет Совета Министров СССР оо делам нзооретвннн и отирвтнй, В. Беленький, Г, И. Берлинков и В. С. Гальпери вител ПОСОБ ЗАЩИТЫ ИНТЕГРАЛЬНЫХ СХЕМ ОТ ВЛИЯНИЯ ПАРАЗИТНЫХ ТРАНЗИСТОРОВ ни я лучших результатов исжку из материала с другим Изобретение относится к автоматике и вычислительной технике и может быть использовано в интегральных схемах на МДП-транзисторах.В интегральных схемах на МДП-транзисторах могут появляться паразитные транзисторы между диффузионными областями при пересечении последних высоковольтными шинами управляющих сигналов, Особенно недопустимо формирование паразитных транзисторов в узлах хранения информации, поскольку в результате резко уменьшается время хране ния за счет разряда узловых емкостей схемы токами паразитных транзисторов, значительно превышающими токи утечки узлов интегральной схемы. При создании интегральных схем принимают различные меры для устранения вредного влияния паразитных транзисторов.Известен способ защиты интегральных схем от влияния паразитных транзисторов, основанный на увеличении толщины окисла под коммутационными алюминиевыми шинами при сохранении тонкого окисла под затворами активных транзисторов, При этом увеличивается пороговое напряжение паразитных транзисторов, образовавшихся под толстым слоем окисла.Для достижепользуют подло удельным сопротивлением, ноственно ухудшаются характеритранзисторов в схеме.Согласно способу Бридуэлла, вводят разде лительную диффузию и+-типа в область между защищаемыми диффузионными шинами.Однако в результате усложняется топология схемы, требуется дополнительная диффузия, например диффузия фосфора, при изготовле- О нии интегральных схем на МДП-транзисторахс индуцированным р-каналом, и увеличивается площадь, занимаемая схемой.Цель изобретения - создание способа защиты интегральных схем от влияния паразит ных транзисторов без усложнения топологиии технологии изготовления схемы и без увеличения занимаемой ею площади.Согласно изобретению, поставленная цельдостигается подачей напряжения смещения 0 определенной полярности на контакт подложки интегральной схемы относительно контакта земли. Полярность постоянного напряжения, подаваемого на подложку, зависит от типа канала транзисторов в схеме: положительное 25 напряжение - для схем с р-канальными транзисторами, отрицательное - для схем с и-канальными транзисторами.На фиг. 1 представлена часть кремниевогокристалла с диффузионными областями, пере секаемыми алюминиевой коммутационной ши 402172ной; на фиг. 2 - паразитный транзистор, который может возникнуть между двумя диффузионными областями, если напряжение на пересекающей их алюминиевой шине превышает величину порогового напряжения для данной толщины диэлектрика (подложка-кристалл соединена с контактом земли); на фиг. 3 - паразитный транзистор, на подложку которого подано положительное смещение относительно истока.Интегральная схема на МДП-транзисторах выполнена на полупроводниковом кристалле- подложке 1, Диффузионные области 2 - 5 (причем область 3 соединена с шиной земли) пересекаются металлической коммутационной шиной 6. Поверхность кристалла отделена от коммутационной шины толстым слоем диэлектрика 7, например 51 О 2, Под затвором активного транзистора имеется тонкий слой 8 диэлектрика. Кроме того, выполнены контакт 9 подложки, вывод 10 коммутационной шины; выводы 11 - 14 диффузионных областей.Известно, что эффективное значение порогового напряжения МДП-транзисторов зависит от величины напряжения между истоком и подложкой из-за влияния подложки на ток стока транзистора. Для тонкого слоя окислаЛ валор = - т(2 р+ гэ.п - 1 2 р)- где Й, - тангенс угла наклона функции;срг - уровень Ферми;У,п, - напряжение между затвором и подложкой,Таким образом, при подаче напряжения смещения на подложку пороговые напряжения всех транзисторов, изготовленных на данном полупроводниковом кристалле (кремния), увеличатся. Однако отношение увеличения порогового напряжения транзисторов, из которых состоит реализуемая схема, к соответствующему увеличению напряжения транзисторов с 5 толстым слоем диэлектрика под затвором (пар азитных транзисторов) равно отношению толщин слоев диэлектриков. Для изготавливаемых в настоящее время интегральных схем на МДП-транзисторах это отношение прибли жается к 10. Поэтому, подавая небольшое напряжение смещения 1 - 2 в, можно получить значительное увеличение порогового напряжения паразитных транзисторов при незначительном увеличении этого параметра для 15 остальных транзисторов.Например, подавая на подложку напряжение 2 в, получим ЛУпср.тппп,-0,95 в при толшине тонкого окисла Ы, топп.=1800 А, ЛУпор.толст. - 7,0 В ПРИ ТОЛ 1 ЦИНЕ ТОЛСТОГО 20оОкисла аоп.толст.=13000 А, концентРациЯ ноСителей Л = 10"см-(К=0,85 в). 25 Предмет изобретения1. Способ защиты интегральных схем отвлияния паразитных транзисторов, отличающийся тем, что, с целью упрощения способа, 30 на подложку схем относительно шины землиподают постоянное напряжение.2. Способ по п. 1, отличающийся тем, чтодля схем с р-канальными транзисторами подают положительное напряжение.35 3. Способ по п, 1, Отличающийся тем, чтодля схем с и-канальными транзисторами подают отрицательное напряжение.5 Подписистров СССР пография, пр. Сапунова, 2 аказ 306/16 Изд, Ъв 135Е 1 НИИПИ Государственного комитетапо делам изобретенийМосква, Ж, Раушска Тираж 7Совета Миноткрытийнаб., д. 4/5
СмотретьЗаявка
1643882
МПК / Метки
МПК: H01L 21/326
Метки: 402172
Опубликовано: 01.01.1973
Код ссылки
<a href="https://patents.su/3-402172-402172.html" target="_blank" rel="follow" title="База патентов СССР">402172</a>
Предыдущий патент: 402171
Следующий патент: 402173
Случайный патент: Устройство для захвата, транспортирования и укладки плоских деталей в стопу