Патенты с меткой «двоично-десятичную»

Номер патента: 140269

Опубликовано: 01.01.1961

Авторы: Котляров, Михаилычев, Некрасова

МПК: H03M 7/12

Метки: двоично-десятичную, двоичной, преобразования, системы, счисления, чисел

...проходит в четырехразрядный регистр 9 десятично-двоичного кода. Одновременно переводтся в состояние О и в дальнейшем остается в этом состоянии триггер 18, не пропуская число на вход сумматора 4.После выдачи двоичного числа в регистр 6 (вход 14) цифровая вычислительная машина вырабатывает сигнал преобразования (вход 15), который производит однократный запуск генератора пачек сдвигаюших импульсов и генератор выдает 23 импульса, Преобразуемое число, проходя младшими разрядами вперед через сумматор 5, умножается на десять.После прохождения 23 сдвигающих импульсов четыре старших разряда результата умножения (четыре разряда левее запятой), представляющие собой двоичное выражение цифры старшего десятичного разряда, остаются в...

Номер патента: 152126

Опубликовано: 01.01.1962

Автор: Михайлычев

МПК: H03M 7/12

Метки: двоично-десятичную, двоичной, преобразования, системы, счисления, чисел

...через трип еры задержки со входом второго сумматора, а входы последнего соединены с первым и третьим разрядами т-разрядного выходного регистра. Последний разряд выходного регистра подключен к выходу первого сумматора,Выход генератора сдвигающих импульсов соединен со сдвиговыми входами триггеров и регистров. Для получения возможности преобразования введен вентиль 10 приема чисел в регистр 9 двоично-десятично152126го кода, который управляется переключателем 11 режима, и трехразрядный счетчик 12 конца преобразования, соединенный через импульсно-потенциальный вентиль И со ждущими мультивибраторами 14 и 15, служащими также для усиления управления преобразователем,Триггер 1 б признака перевода предназначен для переключения цепей...

Номер патента: 723568

Опубликовано: 25.03.1980

Автор: Омельченко

МПК: G06F 5/02

Метки: двоично-десятичную, двоичной, дроби, дробь

...уп- ф равления 2, для чего его третий выход подключен ко второму входу блока памяти 8, Выход регистра 5 сдвига соединен с первым входом первого двоичного сумматора 10 непосредственно и через пер вый элемент задержки 12, смещающий двоичную информацию на три иции в сторону старших разрядов, со вторым его входом и входом второго элемента задержки 13, смещеюшего информеци 1 о на 5 О три позиции в сторону старших разрядов. Выходы первого двоичного сумматора 10 и второго элемента задержки 13 соединены соответственно с первым и вторым входами второго двоичного сумматора 11, 55 выход которого соединен со вторыми входами первого и второго элементе И 3, 4, Необходимо отметитьчто первый и 68 4второй двоичные сумматоры 10, 11 совместно с первым и...