Устройство контроля и управления реконфигурацией резервированной системы

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК АВТОРСКОМУ С ТЕЛЬСТВУ(72) ВЛ,Тищещенков, Г,Н,ТА,О, Овечкин53) 621,374(0856) АвторскоеМ. 1040632, клАвторскоеМ 1295989, кл юл. М. 42ко, В,СХимонькин ченко, С.В.ТерС.Н,Ткаченко тво СССР00, 1983,ство ССС00, 1985. саидеН 05 видетель Н 05 К 10 вычислительрименено при систем контной надежно- ервиоованных- ПОВЫШЕНния и обеспечевания работоспналичии отказо ваннои системы по вине одного каналов;- уменьшен ботоспссобной ванной систем проверяется ра ется повьцде ти и быстро и времен :онфлгура ы,;ак ка ботоспосо нахождения ра,ии резервиров )стройстве ность мажориОСтоит в; ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР 54) УСТРОЙСТВОНИЯ РЕКОНЭИГВАННОЙ СИСТЕМЫ57) Изобретение относится к вычислительной технике и может быть применено при разработке резервированных систем контроля и управления повышенной надежности, а также адаптивных резервированных систем. Цель изобретения - повышение разрешающей способности и быстродействия до" тигается введением управляемых мажоритарных элементов, программированной логичесой матрицы, дешифратооа теста, первого и второго дешифратора конфигураКОНТРОЛЯ И УПРАВЛЕУРАЦИЕЙ РЕЗЕРВИРОИзобретение относитсяной технике й может бытьразработке резервированны lроля и управления повыше сти, а также адаптивных ре систем. Целью изобретения явние разрешающей способнсей ствия, Сущность изобретения Н 9) .Юо 1691990 А 1 05 К 10/00, Н 03 К 5/01 ции, дешифратора отказа, первого и второго счетчиков конфигурации, группы триггеров, установки в мажоритар первой, второй и третьей Групп триГГеров О Гкэза блокОВ, триггера отказа, триггера частичного отказа, триггера установки лсходного состояния, формирователя импульса, линии задержки, первого, второо и третьего коммутаторов каналов, первого, второго и третьего блоков элементов И, первой. второй и третьей групп элементов И, первой, второй и третьей, четвертой, пятой и шестой групп элементов ИЛИ, пято о, шестого, седьмого, восьмого, . ретьего, четвеотого, пятого, шестого, се;,ь;.;О;о, восьмого девятого элвл 1 ентов, ИЛИ. Устройстьо также содержит по тоянное запоминающее устроЙство, Генератор так новых импульсОв, управляемый мажоритарнь Й элемент, первый, второЙ, третий элементы сверки по модулю два, счетчик адреса, счетчик време. ни выполнения тест-команды, триггер пуска, первый и второй тои Ггеры конфигурации, триггер начала .еста, первый и второй элементы И, первый элемент ИЛИ.6 ил. и глубины диагностироваии возможности формирособной конфигурации при во всех каналах резервироесли отказ произошел не и того же блока всех трех.Сас;Пт В ОДГ,ШИР 6 НИ 4 аЭл".С ПРИМСЕНИс 1Г 1 утеПГ,ЯЫ 11,814 И)1 ГЛфН )1 гЕ)г)4(ЭСТ)400 БЛИЛУ)Е 4 Ь81 ИЯ Рг)ЕМЕ иДХО;КЛЕНИ 4 Рс"гЭОТОСПасабн)34 (О 4 фи ")1 ЭВЦ)4,РООМла и,)ООР 88):ИЯустрайсгво кон(роля 1 )Грд)ЛееИя реКог 1 д)Ирд ЦИЕЙ 0(деЭВ)1 3)3 Б 114 ОЙ С 4 СТ 8)1 ;,СОДер)(аьЦ 88 ПОСТ СЯ Н 1. ЕсгаМИндОШ 88 (3 р 01," 1 ВО, ГСЧЕрсГС)Э Тд.ГОБЬ)Х ИМГЛЬСГ Е.,ПЭсБЛЯЕМЫ 1 Мд)КОПИТЕ):.1 Ь Р ЭЛ.:.",1 ЭНЭ, ПЕОБЦР ГРВТИР Эг 8118 Н )1: СБЕО ГКИ 1)0 МОДУ)3ДБД, Сче ГЧИК ДДОЕД, СсЕ 1 К БГ)84 СНИ ВЫПС ВНЕ)н.1 )г)Р и 1, т )сПУ( 1 ЭБ) )И (Га," ) РИГГОРЬО 1)ИУЗДЦИ, ) 1 ЭИГГ 3)ВЧДЛ; ГеЭта П 31)Г)Ь.".г, )ЕтвЭ)З ЫЙ ЗЛЕМНБТЬИ, гервый эле 48 н) 1;, /, (ричем вьхед п:.,:Богс элемента ИЛИ саед Пен с )ул 81 ь м в) дом триггер. пуска, прямой выход эр герэпуска саеди)ен с входом Ген 81 эд 01)эа тдкэ сгых импульсав, ипформд )ионнцй Бцх;)дСНЕ КД аДРССД СОЕДИНОН С ВХО),ОМ ПОС;Сяннго эдпомина;оше)с гстройсгвд, перв.1 йВЦХЭБ Ко ОР)га СОЕДИ; 81 С и .фаР(1 ЦИНЯН .Ь)4 ВХОДОМ С 18 ТЧИКД ЭГ)8)18 Н 1; БЬПОЛНВНИЯТЕС 1 КОМВНДЫ, Д Б 10)3014 ВЬУг)Д СОВДИ 1-8 Н С)81 ЭВЫМИ БХОДс;1:.Л Г 8 ПЬ ): П, ВТОРОГО И ТРС ГЬего э)е 184 щд С.381 тки ко модулео два., инвеп),ный и прямой ь 1 ходь первсн о Гг)иггердкан 1)мг" рац)л саед-е." с "813 выми Входами первого )4 Второ о эе(с)еьТе) И саответэ;БЕННО, ПР)лой Вы ОД В)ОРОГО тРИГГ 6 РДкснфигурацил сае)и 48 Н с первь)м входомЭе ЬЕГЭЛ:4 СН ". 1, ), ВЫХОД ТрИ 1 ГОЕ)д Нс)Чс ЛсаТЕС;, а г С)ЭДИ,.1811: ПЕРВЬВ;С)ДОМ с:ЕГ ВРТС.аЭЛВИЕНТа И, Бцкадь ,(р)ОГО, ВтараС Итретьэго блоков группы реэеови 13 емцх о оков соединены ЛЭервы)4, вторыи трегьи.и1, 0 1) 4 а Ц и Г) н н ы;4 и Б У: О Да м и у и г) д е л , 8 м с)Мах(0)31 1 ар 140 ГО ЭЛЕМОНТд,1 Л И Ч с) )О л., Е .С Я Т 8 М, Чта, С ЦЕЛЬО ПОЕЫШ 6 гИ)1 ОЬСТ ).Дейс) ВиЯ и азрешдео)Ц)эй с)Осабнасти си:.темы, дополниЭльно Введены1управляемые мажоритарнце элеме: и ы, по эгрдммируемдя логическая ) атрицд дешпратр )есга Г 18 рвый и БГ 0130 й дешифЭатарьК(Э 4ИГУРВ(И, ДЕШИф Е)Д)О 3 ОткслдЭ, Г 8 РВ 1 Й14 БТЭЭОИ С 1)ЧИК 1 1(01-(И(УРа)ли, ) ОУГ)11триперав установки в идЭритдр, первдэв(ору)0 и 1 эетьк) ) ругПу триггеров аткаэаЭЛОКОВ ТР 1 Г)8 Р От(аэс) ТБИГГВР ЧДЭ) И НО 0ОТКада, ТРИГР )СТВНОВК) ИСХОД) О: О СЭС")ЯН)Я,. фарМ 4 равдЭОЛ 1 И)МуЛЬСс), И)-ЕКЭ Эдл 8 ах(к)л )(ри ц й Бт:.) 130 Й л гр йКО 14)ТДТОРЬ КЗНДЛОВ. Г ЕРВЬ Й, ВТЗР(Э 1 И Т(38)"т;", алеки элемен;ОБ И, герд)10, Б)ору 3 итр;-,тсла груг,пес злементэв 1 первуео - шесГУ; .)УП 1(, ЭЛВМЕ - Т;ЭБ ,. 1, Г)с Гый - )ВС," тый элементы И, второй - девятый элементы ИЛИ, причем первый Выход генератора тактовых импульсов соединен с вторым входом г"-р "о о эпемг е)т И вы од; атоого соединен с вторым входом етвертого элемента И и Входом синхрониэдции счет)икд времени Выполнения тест. команды, вьход которого соединен с входом управления дешифргтора теста, ну,)евой ВьХод кстогэога соединен с вторым БХОДОм тре)ьеГО э)8")ентд И, с перБцм Вхал)ом 1 ЯГОГО элемегта И, с 4 улеБым Бходс)м ",сет 4 кд дд 1 эесд и Г)еэвь)м Бха)Ом Вт)0(эго элемег)тд (ЛЛ . ).)Хал. т 1 эетьеГО э л 8 14 е и т д И с 0д) н е н с Г 1 е р Б ц м В х О д О м третего еле.)ентд ИЛ,", Вц;:ад которого со(нг(1)48) С и, 4 ЧЫ 14 Вкаг 4 Г)С-:ОБ(ЭГО Т 1 ЭИГГ 8- ра К)314-)Г)13 дс),:.К 1, Г Б): ХодьпрВОГО Де.,)4 фПД ГОРД .ОЕИГУД)ий СОЕ 4)48 НЦ первыми вхс)дд)миэл" ечтав 1 Л)1 И п 813 вай и Втрай Гр)у 1 п э)184 ентс;Б И,1 И СООтзетствзнно, Бь)ходы которы; соединены соответБ(ь Н и ОВ(О ДД 1 Иг Р Д Б Л Р)4 Я И управляемьх мах:орига)р 4 ых лементов, ПРЯМОЛ ВЫХОД ВТОРО; С РИГГЕг а КОНфИГУРации соединен с первым Входом шестого элемента И, Выход котг рого сое)иен с входам уп 1 эдвления Бтг)р(ЭГО)ев/(грдтОрд конф)4 гурдции, Бцход г)ервога элемента ИЛИ соедине,-) .; нулевым В(одам спорого триггеРа КОНфИГУРДЦлЛ И ПВРБЫМ ВХОДОМ чвтВЕР- тоге элемента ИЛИ, первый - шестой Выходы дешифрдтора теста соединсчы со) Бе)отвг)ННО С Э(-.,Рс):-М - 1 БВС Ц., БХС)ДДМИ ЯТОГО ЭЛЕМг)4 тд ЛЛ 1 Ле ВЬХ)д КатараГО СОЕ- д .1 611 с единичным Б ХО,( О т 13)4 ГГ 613 а частичного откд;.д и первым Входом шестого эле ентд ИЛИ, пряелой Выход триггера час(инОГО Откдэд является Быхад 014 частичного атка;за устройс) Бд, первь:й выход ератора такт(эдях 14 пульсов соединен с ,ервцм входом седьмсно элемента И, и выхэды Б)0)30 О Дэшиф 13 дтсРВ каг 1 фиг)РВЦ)ли ,08)Чг 8)Ы (;ЭатЕТГБЭ 4 С Г)ервьМИ ВХО Дам(л и элементов ИЛ: третьей группы элементов ИЛ;У 1, Вь)ходы которых соединены С(ЭОТ ВЕЭ СТБЕ Н НО С еди 4 И) )1 П 14)Л ВХОДВМИ П тоиГ)"8130 э Г(ппы Т 1)и) 6008 стансвки Б мажоритар, выходы като;цх сов)лнен).соотВе;ственно с втс)рц(4 И входами и элементов Л)1 Л первой и второй г пп э.еентав ИЛИ,тдкж 8 с л "вх,)дами,едьмог 3 э);8)лентаИЛ У. Быхов седь 1(ЭГО .:ле 4(;нта /1,И соеДи .ЕК С ПЕРБЬ 4 И ВХОД"ии ВОСЬМОГО И ДВБЙТОО ЭЭЬ:.Е)ГГС)В Д, а Тс:КХЗ С В)арЫМ ИНБЕОСНЫМ ;)ХОДОМ П 1 ТОГО ЭЛВМН" Д И ВЬХОД Вась 4010 " 8 ен ГЗ И с)8(3)л еь Г пе овым ВЯОДО 4 п)813 Бого элемен(д Л)И, (цхад( левя )Го эле 18 Н 1/( Е г( 1.) .) Е н - :, ,С 144 ХПСН 4 Э,РУОДИ(1 И ")Х Э 1(44ТРИ( ГЕРОВтретий выход постоянного запоминающего устройства соединен со вторыми информационными входами первого, второго и третьего коммутаторов каналов, первые информационные входы которых являются входами резервируемой системы, а выходы соединены с входами первого, второго и третьего блоков первой группы резервируемых блоков соответственно, первый, второй и третий выходы первого управляемого мажоритарного элемента соединены с входами первого, второго и третьего блоков второй группы резервируемых блоков, выходы которых соединены соответственно с первым, вторым и третьим входами второго управляемого мажоритарного элемента, выходы первого, второго и третьего блоков и-й группы резервируемых блоков соединены с первым, вторым и третьим входом и-го управляемого мажоритарного элемента, первый, второй и третий выходы которого соединены с входами первого, второго и третьего блоков элементов И, выходы которых являются выходами резервируемой системы, первый, второй и третий выходы и-го управляемого мажоритарного элемента соединены с вторыми входами первого, второго и третьего блоков свертки по модулю два соответственно, выходь, которых соединены соответственно с информационными входами дешифратора теста, седьмой выход дешифратора теста соединен с вторым входом второго элемента ИЛИ и счетным входом счет:ика адреса, выход переполнения счетчика адреса соединен с управляющим входом дешифратора отказа, вторым входом восьмого элемента И, единичным и синхронизируюшим входами второго триггера конфигурации, вторыми входами третьего элемента ИЛИ и шестого элемента И, вцходы дешифратора отказа соединены соответственно с входами и элементов ИЛИ четвертой, пятой и шестой групп элементов ИЛИ, выходы которых соединены соответственно с единичными входами и триггеров первой, второй и третьей гоупп триггеров отказа блока, вцходц которых соединены с первыми входаГли и элементов И первой, второй и третьей групп элементов И соответственно, выходы которых соединены соответственно с входами восьмого элемента ИЛИ, выход восьмого элемента ИЛИ соединен с третьим входом первого и вторым инверсным входом седьмого элементов И, выход седьмого элемента И соединен с первым входом девятого элемента ИЛИ, выход которого соединен со счетным входом первого счетчика конфигураций, информационные выходы которого соединены с информационнцми входами дешифратора отказа и преобразователя номера проверок в код конфигурации, и выходы старших разрядов преобразователя номера пооверок в код конфигурации соединены соответтвенно с третьими входами п элементов ИЛИ первой группы элементов ИЛИ, с вторыми инверсными входами и элементов И первой и второй групп элементов И, с вторыми входами и элементов И гретьей группы элем.,- тов И, и-выходы младших разрядов преобразователя номера проверок в код конфигурации соединены соответственно с третьими входами и элементов ИПИ второй группы элементов ИЛИ, с третьими инверс ными входами и элементоь первой и третьей Групп элементов И, с третьими входами и элементов И второй группы элементов .1, выход переполнения первого сет ,ика кон. фигураций соединен со вторым входом ше стого элемента ИЛИ, выход которо.о соединен с единичным входом триггера отказа и вторым входом первого элемента И, выход триггера отказа является ьыходом Отказа системы, вход пуска устройства соединен с входом формировзтеля импульса, выход которого соединен с входом линии задержки и первым входом десятого элемента И, выход линии задержки соединен с единичным входом триггера пуска, выход которого соединен с прямыми и инверсными Вхоцзми первого, второГО и третьеГО ко,"4- мутаторов канала, с инверсными входа ли управления первого, второго и третьего блоков элементов И, третий выход гснерагора такох импульсов соединен со вторым входом четвертого элемента ИЛИ., вцхгд которого соединен с нулевым и синхронизирующим входом первого триггара конфигураций, выход второго элемента И соединен со счетным входом второго счетчика конфигурации, информ ционные выходы которого соединены с инфоомационными входами первого и второго дешифратора конфигураций, а выход пеоеполнения с тоетьим входом первого элемента ИЛИ, инверсный выход триггера установки исходнОГО состояния соединен со вторым входом десятого элемента И, выход которого соединен с единичным и синхронизируюгцим входами триггера установки исходного состояния, а также со вторыми входами и элементов ИЛИ третьей группы элементов ИЛИ, инверсный выход второго триггера конфигураций соединен с третьим входом восьмого элемента И, 1 ретьим входом пятого элемнета И и вторым входом девятого элемента И, выход пятого элемента И соединен с вторым входом девятого элемента ИЛИ, нулевой выход дешифратора теста соединен с третьим входом девято1691990 24 го элемента И, выход четвертого элемента И соединен с информационным входом первого, второго и третьего коммутаторов каналов и третьим входом второго элемента ИЛИ, выход второго элемента ИЛИ соединен с единичным, нулевым и синхро)1 изирук 3 щим входами триггера начала теста,Таблнуа1 конфигу"оацид 1 2 3 4 5 бВ У 10 11 1 13 4 15 1 б 1 8 15 20 21 22 23 24 25 26 2 28 1-е сечение М А Б В 2 А А В Б Б А 0 8 8 Я А А Ь Б Б 8 8 8 Б О А Я О 2-е сечение Н А Б В А 6 А о 8 о Э Я д А В А о Я Б В Б 8 Б В Я 8 Б А 3-с сечение Н А Б В А Я Б Б Б 8 0 д Я А А В Б Б А В В Б А А 6 Б В Т а 6 и н ц а 2 КОЧ 2 ЛГУР 2 сид Системы Состоднис счетчиков15.1-15,п 3 пара 1 2 пара 1 пара сыхо- выхо. выхсАоа Лое Аов Сечение 2 (6,2) Сечение 36.3) МачлритлрнадКанал АКанал БКан.тл ВКанал А Накоонтаонад Канал Я Канал Б 2 лхоритарнад Канал А Канал Б Канал В Кенал Б 0 0 О 0 0 0 0 1 С 1 0 Калан В 11 6 1 0 Канал А 0 1 0 6 0 10О 08 Канал Б Канал 8 Канал А Т л О л н к а 3 321 ачсни 2 на вхолс тонггсроа Кол т 1 олсчитсльной проверки га счстчика Н.1( 22,1 21.1 1 22,1 (22.2 (12,1 (21.21 с 1. 22,3 0 0 О О О 0 0 6 6 1 1 01 О 0 0О 0 0 0 0 0 0 0 СО О 10 00 0 1 1 10 1 С О С О , 0 0 1 С О 1 С 1 О С 1 6 1 О О 1 0 0 110 тарной (частично-мажоритарной) конфигурации, и если она работоспособна, то проверка заканчивается, а если нет, то оптимальным образом находится первая работоспособная одноканальная конфигурация, а затем осуществляется попытка геревода его по группам резервируемых боков (слоям) в мажоритарный режим,Под термином "оптимальным образом" понимается следующая процедура поиска работоспособной конфигурации;Поканальная(канал А, канал Б, канал В) проверка работоспособности системы, Здесь и в дальнейшемпринимается следующее - если результаты проверки любой одноканальной конфигурации положительны, то эта работоспособная конфигурация фиксируется счетчиком и преобразователем 7, дальнейший поиск в данном прерывании, работоспособных конфигураций не производит. При проведении трех поканальных проверок получается положительный результат, если в мажоритарной системе нет отказавших блоков во всех трех каналах.Группа из 6 и проверок (и - количество резервируемых слоев системы) работоспо. собности системы. В каждой из этих проверок опредляется работоспособность одного из каналов, с заменой в нем одного из резервируемых слоев на однотипный соседнего канала. При проведении этих проверок получается положительный результат, если в системе хотя бы в одном канале имеется не более одного отказавшего блока, и конецно, если работоспособная конфигурация вообще существует. Таким образом, при проведении этих проверок гарантировано нахождение работоспособной конфигурации резервированной системы, если в ней имеется до пяти отказавших блоков,Проводятся проверки методом полного перебора одноканальных конфигураций, исключая уже проверенные, неработоспособные, Эта группа проверок дает положительный результат, если в системе имеется хотя бы одна работспособная конфигурация.В табл.1 приводится г 1 оследсвате:.ьность првоеряемых на работоспособность конфигураций для трехслойной резервированной системы.Устройство позволяет также использо вать результаты предыдущих тестирований с целью уменьшения времени нахождения работоспособной конфигурации. Так, например, если 8-я конфигурация в 1-м прерывании дает положительный результат (табл,1). а проверки 1-й - 7-й, проведенные раньше, отрицательны, то очевидно, при 15 20 25 30 35 40 45 50 сравнении конфигураций в третьей и восьмой проверках, что в первом сечении отказывает блок 6. Этот факт фиксируется в 1-м прерывании и при поиске работоспособной конфигурации в 1+1-м и последующих прерываниях проверки конфигураций блока Б в первом сечении проводиться не будет(проверки 9, 10, 18, 20, 24 и 28),Если, например, в +1-м прерываниипроверка 16 дает положительный результа,то по результатам сравнения проверки 16 с проверками 2, 7, 11 и 12 видно, что отказывают резервированнь:е блоки: в третьем сечении канала А и канала Б, во втором сечении канала В и в первом сечении канала В, Таким образом, с учетом результатов 1-го и 1+1-го прерывания при возникновении следующего отказа в Н 2-м прерывании проверяется единственно возможная работоспособная конфигурация: канал А в первом сечении, канал Б во втором, канал В в треьем (проверка 27),Если отказ происходит только в одном из блоков группы резервируемых блоков, то на этом уровне сохраняется мажоритарная структура,На фиг.1 представлена функциональная схема предлагаемого устройства; на фиг.2 - Функциональная схема управляемого мажоритарного элемента: на фиг,3 - функциональная схема преобразователя номера проверок в код конфигурации, которую можно реализовать на программируемой логи ческой матрице; на фиг,4 - алгоритм работы устройства; на фиг,5 - вариант временной диаграммы устройства; на фиг,б - пример реализации К-разрядного коммутатора,Функциональная схема устройства (фиг.1) содержит постоянное запоминающее устройство (ПЗУ) 1, генератор 2 тактовых импульсов, и групп 3,1. 4,1, 5,13.п, 4.п, 5.п из трех резервируемых блоков, и управляемых 6,1,6,п мажоритарных элементов, программируемую логическую матрицу 7, дешифратор 8 теста, первый 9 и второй 10 дешифраторы конфигурации, дешифратор 11 откаэа, первый 112, второй 13 и третий 14 элементы свертки по модулю два, сче 1 чик 15 адреса, счетчик 16 времени выполнения тест-команды, первый 17 и второй 18 счетчик фиксации конфигурации, группу триггеров 19,.1 - 19.п установки в мажоритар, первую 20.1 - 20,п, вторую 21.1 - 21.п и третью 22,1-22,п группы триггеров отказа блока, триггер 23 пуска, первый 24 и второй 25 триггеры конфигурации, триггер 26 начала теста, триггер 27 отказа, триггер 28.частичного отказа, триггер 29 установки исходного состояния, формирователь 30 импульса, линия 31 задержки, первый 32, втс 1691990510 рой 33 и третий 34 коммутаторы каналов, первый 35, второй 36 и третий 37 блоки элементов И, первую 38.1 - 38,п, вторую 39,1-39,п и третью 40,1-40.п группы элементов И, первую 41,1 - 41,п, втооую 42,1 - 42,п, третью 43,1 - 43,п, четвертую 44,1-44,п, пятую 45.1-45,п и шестую 46,1 - 4 б.п группы элементов ИЛИ, первый 47, второй 48, ретий 49, четвертый 50, пятый 51, шестой 52, седьмой 53, восьмой 54, девятый 55 и десятый 56 элементы И, первый 57, второй 58, третий 59, четвертый 60, пятый 61, шестой 62, седьмой 63, восьмой 64 и девятый 65 элементы ИЛИ, вход 66 пуска устройства, выход 67 отказа системы, выход 68 частичного отказа, шину 69 установки исходного состояния,Выход первого элемента И.ПИ 57 соединен с нулевым входом триггера 23 пуска, Прямой выход триггера 23 пуска соединен со входом генератора 2 тактовых импульсов, Информационный выход счетчика 15 адреса соединен со входом ПЗУ 1, первый выход 1.1 которого соединен с информационным входом счетчика 16 времени выполнения тест-команды, а третий 1,3 выход соединен с первыми входами элементов 12, 13 и 14 свертки по модулю два. Инверсный и прямой выходы первого 24 триггера конфигуаации соединены с первыми входами первого и второго элементов И 47. 48 соответственно, Прямой выход второго триггера 25 конфигурации соединен с первым входом третьего 49 элемента И, Выход триггера 26 начала теста соединен с первым входом четвертого элемента И 50, Выходы первого 3,1, второго 4.1 и третьего 5.1 блоков группы резервируемых блоков соединены с первым, вторым и третьим информационными входами управляемого мажоритарного элемента 6,1, Первый выход генератора 2 тактовых импульсов соединен со вторым входом первого элемента И 47, выход которого соединен со вторым входом четвертого элемента И 50 и входом синхронизации счетчика 16 времени выполнения тест-команды, выход которого соединен со входом управления дешифратора 8 теста, нулевой выход которого соединен со вторым входом третьего элемента И 49, с первым входом пятого элемента И 51, с нулевым входом счетчика 15 адреса, и с первым входом второго элемента ИЛИ 58, Выход третьего элемента И 49 соединен с первым входом третьего элемента ИЛИ 59, выход которого соединен с единичным входом первого триггера 24 конфигурации, Выходы первого дешифратара 9 конфигураций соединены с первыми входами и-элементов ИЛИ первой 41 и второй 42 группой элементов ИЛИ со 20 25 30 35 40 45 50 56: ответственно, выходы которых соединены соответственно со входами управления и управляемых мажоритарных элементов 6,1 - б.п, Прямой выход второго триггера 26 конфигурации соединен с первым входом шестого элемента И 52, выход которого соединен са входом управления второго дешифратора 10 конфигурации, Выход первого элемента ИЛИ 57 соединен с нулевым входом второго триггера 25 конфигурации и с первым входом четвертого элемента ИЛИ 60. Первый 8.1- шестой 8.6 выходы дешифратора 8 теста соединены соответственно со входами пятого элемента ИЛИ 61, выход которого соединен с единичным входом триггера 28 частичного отказа и первым входом шестого элемента ИЛИ 62, Прямой выход триггера 28 частичного отказа является выходом 68 частичного отказа устройства, Первый выход генератора 2 тактовых импульсов соединен с первым входом седьмого элемента И.ПИ 53. Выходы дешифраторз 10 конфигурации соединены соответственно с первыми входами элемента ИЛИ третьей группы 43,1 - 43,п элементов ИЛИ, выходы которых соединены соответственно с единичными входами триггеров группы триггеров 19.1 - 19.п установки в мажоритар, выходы которых соединены соответственно со втаоыми входами элементов ИЛИ первой 41,1 - 41,п и второй 42.1 - 42.п группы элементов ИЛИ, а также с выходами седьмого элемента ИЛИ 63. Выход седьмого 63 элемента ИЛИ соединен с первыми входами восьмого элемента И 54 и девятого элемента И 55, э также с инверснь,м входом элемента И 51. Выход восьмого элемента И 54 соединен с первым входом первого элемента ИЛИ 57. Выход девятого элемента И 55 соединен с нулевыми и синхронизирующими входами триггеров гр, ппы триггеров 19,1 - 19,п установки в мажоритар. Третий выход ГЗУ соединен со вторыми информационнцми входами коммутаторов 32 - 34 каналов, первые информационные входы которых являются входами резервируемой системы, а выходы соединены со входами первого 3,1 - третьего 5.1 блоков первой группы резервируемых блоков соответственно. Выходы первого 6.1 управляемого мажоритарного элемента соединены со входами первого 3.2 - третьего 5.2 блоков второй группц резервируемых блоков, выходы которых соединены соответственно с входами второго 6.2 управляемога мажоритарного элемента, Вь,ходы первого.3 и-третьего 5.п блоков и-группы резервируемых блоков соединены свходамн и-го управляемого мажоритарного элемента б.п, выходы которого соединены со входами элементов И 35, 36и 37, выходы которых являются выходами резервируемой системы, Выходы управляемого мажоритарного элемента 6.п соединены со вторыми входами блоков 12, 13 и 14 свертки.по моцулю два соответственно, выходы которых соединены соответствующими входами дешифратора 8 теста, Седьмой выход дешифратора 8 теста соединен со вторым входом второго элемента ИЛИ 58 и счетным входом счетчика 15 адреса. Выход переполнения счетчика 15 адреса соединен с управляющим входом дешифратора 11 отказа, вторым входом восьмого элемента И 54, единичным и синхронизирующим входами второго триггера 25 конфигурации, вто" рыми входами третьего элемента ИЛИ 59 и шестого элемента И 52. Первый 3 и-й выходы деширфатора 11 отказа соединены соответствующим образом со входами элементов ИЛИ четвертой 44,1-44,п, пятой 45.1 - 45, и и шестой 46,1-46, и групп элементов ИЛИ, выходы которых соединены соответственно с единичными входами триггеров первой 20.1-20.п, второй 21.1- 21.п и третьей 22.1 - 22.п групп триггеров отказа блока, вьходы которых соединены с первыми входами элементов И первой 38.1 - 38.п, второй 39.1-39.п и третьей 40,140.п групп элементов И соответственно, выходы которых соединены соответственно с входами восьмого элемента ИЛИ 64, Выход восьмого элемента ИЛИ 64 соединен с третьим входом первого элемента И 47 и инверсным входом седьмого элемента И 53. Выход седьмого элемента И 53 соединен с первым входом девятого элемечта ИЛИ 65, выход которого соединен со счетным входом первого счетчика 17 конфигураций, информационные выходы которого соединены с информационными входами дешифратора 11 отказа и преобразователя 7, Выходы старших разрядов преобразователя 7 сое динены соответственно с третьими входами элементов ИЛИ первой 41.1-41.п группы элементов ИЛИ, со вторыми инверсными входами элементов И первой 38.1-38,п и второй 39,1 - 39,п групп элементов И, со вторыми входами элементов И третьей 40,1- 40.п группы элементов И. Выходы младших разрядов преобразователя 7 соединены соответственно с третьими входами элементов ИЛИ второй 42.1-42.п группы элементов ИЛИ, с третьими инверсными входами элементов И первой 38.1 - 38.п и третьей 40,1- 40,п групп элементов И, с третьими входами элементов И второй 39.1-39,п группы элементов И, Выход переполнения первого 17 счетчика конфигураций соединен со вторым входом шестого элемента ИЛИ 62, выход которого соединен с единичным входом 5 10 15 20 25 30 35 40 45 50 триггера 27 отказа системы и вторым входом первого элемента И 57, Выход 67 триггера 27 отказа системы является выходом отказа системы. Вход 66 пуска устройства соединен со входом формирователя 30 импульса, выход которого соединен со входом линии 31 задержки и первым входом десятого элемента И 56. Выход линии 31 задержки соединен с единичным входом триггера 23 пуска, выход которого соединен с прямыми и инверсными входами коммутаторов 32 - 34 канала, с инверсными входами управления блоков 35 - 37 элементов И, Третийвыход генератора 2 тактовых импульсов соединен со вторым входом четвертого элемента ИЛИ 60, выход которого соединен с нулевым и синхронизирующим входом первого триггера 24 конфигураций, Выход второго элемента И 48 соединен со счетным входом второго счетчика 18 конфигурации, информационные выходы которого соединены с информационными входами первого и второго дешифратора 9 и 10 конфигураций, а выход переполнения с третьим входом первого элемента ИЛИ 57, Инверсный выход триггера 29 установки исходного соединен со вторым входом десятого элемента И 56, выход которого соединен с единичным и синхронизирующим входами триггера 29 установки исходного, а также со вторыми входами элементов ИЛИ третьей 43.1 - 43,п группы элементов ИЛИ. Инверсный выход второго триггера 25 конфигураций соединен с третьим входом восьмого элемента И 54, с третьим входом пятого элемента И 51 и со вторым входом девятого элемента И 55. Выход пятого элемента И соединен со вторым входом девятого элемента ИЛИ 65. Нулевой выход деширфатора 8 теста соединен с третьим входом девятого элемента И 55. Выход четвертого элемента И 50 соединен сс вторым информационным входом коммутатора 32, 33 и 34 каналов и третьим входом второго элемента ИЛИ 58, Выход второго элемента ИЛИ 58 соединен с единичным, нулевым и синхронизирующим входами триггера 26 начала теста.Назначение элементов устройства, Постоянное запоминающее устройство (ПЗУ) 1 предназначается для хранения контрольных тестов и имеет три выхода. Выход 1.1 подключается к информационному входу счетчика 16 времени выполнения тест-команд. С выхода 1,1 ПЗУ считывается в двоичном коде время выполнения данной тест-команды, Выход 1.2 ПЗУ подключается ко вторым вохдам коммутаторов 32-34. На этом выходе, в процессе выполнения программы контроля, считываются тест-коман 1691990ды, предназначенные для тестирования резервируемых блоков.Выход 1,3 подключается ко вторым входам элементов 12, 13 и 14 свертки по модулю два и предназначается для выдачи с ПЗУ 5значения эталонной реакции на выполняемую тест-команду.Генератор 2 тактовых импульсов предназначается для синхронизации работы устройства. 10Группы 3,1 - З.п, 4.1 - 4,п и 5,1-5.п блсков- отдельные устройства (слои, сечения, контролируемой резервированной системы каналов А, Б и В соответственно.Управляемые мажоритарные элементы 156.1-б.п предназначаются для коммутацииструктуры управляемой резервированнойсистемы в ходе поиска работоспособнойконфигурации,Преобразователь 7 предназначается 20для организации проверок одноканальныхконфигураций резервированной системы входе поиска работоспособной в установленном порядке,Соответствие между кодами и реобразователя и выбираемой конфигурацией резервированной системы поясняется таблицей1.Система состоит из трех групп резервированных блоков. 30Дешифратор 8 служит анализатором результатов -го теста. Если на выходе дешифратора 8.7 появляется единица - этоозначает, что -й тест дал положительныйрезультат, если на выходе 8.0 появляется 35единица - это означает, что 1-й тест далотрицательный результат из-за неисправности резервированных элементов в однойили нескольких группах,Если на одном иэ выходов группы выходов 8,1 - 8,6 (первый - шестой выходы дешифратора) появляется единица - этоозначает, что произошел отказ по вине дешифратора, либо последнего управляемогомажоритарного элемента, либо хотя бы одного из элементов 12, 13 и 14 свертки помодулю два.Первый дешифратор 9 конфигурациипредназначен для перестройки работоспособной структуры системы по слоям в мажаритарный режим с целью проверкиработоспособности струтукры при мажоритарной конфигурации в данном слое,Второй деширфатор 10 конфигурациивыдает управляющий сигнал для фиксации 55мажоритарной конфигурации -го слоя резервируемой системы, если результаттес свого контроля при переводе данного слоя вмажоритарный режим остается положительным,Дешифратор 11 отказа, четвертая 44, пятая 45 и шестая 46 группы элементов ИЛИ предназначены для выдачи сигнала "Отказ блока" на соответствующие триггерыервой 20 - третьей 22 группы триггеров отказа блока, в зависимости от того, при тестовой проверки какой из одноканальных конфигураций получен положительный результат, Дешифратор 11, четвертая 44 - шестая 46 группы элементов ИЛИ выполняются в виде ПЗУаблица 3 вх.дов-выходов для этих элемен гов при трехслойной структуре резсрвироьанной системы представлена ниже.Единичным значением триггера при положительном исходе -й проверки блокируются наборы проверок +1 и последующих), содержащие отказавшие блоки.Элементы 12, 13 и 14 свертки по модугпо два (схемы сравнения) соавнивают результаты, полученные в ходе проведения 1-й тест-команды, с эталонными их значениями, Если эти резуль 1 аты идентичны, на выходах элементов свертки устанавливается единица, в противном случае - ноль.Счетчик 15 адреса предназначен для выдачи адреса тест-команды на вход ПЗУ 1, Адрес изменяется гго заднему фронту импульса с выхода 8,7 дешифратооа Я. Счетчик адсеся обнуляется при подаче на его нулевой вход единицы с выхода 8,0 дешифрятооа 8. По нулевому адресу сс счетчика 15 адреса в постоянном 1 зяпом . ающем устройстве записан адрес первой тест-команды.Счетчик 16 времени выполнения тесткомднды пропускает тактовый импульс на управляющий вход дсшифратора 8 пс окончанию выполнения,-й тест-команды, и устанавливается в исходное (нулевое состояние),Число тактовых импульсов, соответствующее времени выполнения )-й тест-команды, псдаегся на управляющий вход счетчика 16 с выхода 1.1 ПЗУ, при достижении которого на выходе счетчика 16 появляется единичный импульс.Первый счетчик 17 конфигурации предназначен для выдачи управляющего кода на информационный вход программируемой логической матрицы 7 при перекоммутации чемажоритарной структуры управляемой резервированной системы в ходе поиска ее работоспособной конфигурации,Второй счет,и 8 конфигурации по сигналам на счетном входе, после нахождения одноканальной работоспособной конфигурации управляемой резервируемой системы, осуществляе попытку псслсиногсперевода ее в мажоритарную конфигурацию.Группа триггеров 19,1-19, и установки в мажоритар, третья группа 43,1-43,п элементов ИЛИ предназначены для установки системы в мажоритарную конфигурацию перед первым прерыванием или по управляющим сигналам от дешифратора 10, Первая 20.1 - 20,п, вторая 21.1 - 21.п и треья 22.1-22 и группы триггеров отказа блоков, первая 38.1 - 38.п, вторая 39,1 - 39.п и третья 40.1- 40,п группы элементов И, восьмой 64 элемент ИЛИ формируют сигнал запрета тестирования заведомо неработоспособной конфигурации системы, и выдают разрешение на запись следующего тактового импульса в счетчик 17,Триггер 23 пуска устанавливается в единичное состояние при появлениии положительного импульса на выходе линии задержки 31, и служит для запуска и остановки генератора 2 тактовых импульсов,Первый триггер 24 конфигурации, элементы И 47 и И 48 определяют порядок записи синхронизирующих импульсов в счетчики 16 времени выполнения тест-команды и 18 конфигурации,Второй 25 триггер конфигурации устанавливается в единичное состояние после нахождения одноканальной работоспособной конфигурации резервируемой системы, Он определяет совместно с элементами И 49 и ИЛИ 59, И 51 и ИЛИ 65, И 52 порядок записи информации в первый триггер 24 конфигурации, первый счетчик 17 конфигурации, второй дешифратор 10 конфигурации соответственно.Триггер 26, элементы И 50 и ИЛИ 58 прденазначены для формирования управля. ющего сигнала начала теста - инициализации выполнения тестовой программы, Триггер 26 устанавливается в единичное со стояние по заднему фронту импульсов с вы ходов 8.0 и 8.7 дешифратора 8 теста, а затем посредством обратной связи с выхода элемента И 50 устанавливается в нулевое со. стояние,Триггер 27 отказа системы, элемент ИЛИ 62 предназначены для формирования сигнала на выход 67 отказа системы.Триггер 28 частичного отказа и элемент ИЛИ 61 предназначены для формирования сигнала на выход 68 частичного отказа устройства.Триггер 29 установки исходного состояния и девятый элемент И 55 служат для первоначальной установки системы в мажоритарный режим, 5 10 15 20 25 Формирователь 30 импульса позволяетсформировать единичный импульс по команде контроля от внешнего устройства,Линия 31 задержки позволяет осуществить первоначальную перекоммутацию устройства контроля до начала проверок,Коммутаторы каналов А, б и Б - 32, 33 и 34 служат для выбора направления приема информации на информационные входы группы из трех резервируемых блоков. Управление коммутаторами осуществляется с прямого выхода триггера 23.Пример реализации К-разрядного коммутатора представлен на фиг,6. На вторые входы коммутаторов поступает в параллельном (К-разрядном) коде информация от внешних устройств(например, датчиков информации) в основном режиме работы резервированной системы. С выходов блоков элементов И 35 - 37 снимается информация в основном режиме работы, В процессе режима "Контроль" вторые входы коммутаторов32 - 34 и выходы блоков элементов И 35-37 блокируются управляющими сигналами,Эначения кодов и разрядность входов и выходов системы зависят от конкретных особенностей выполнения системы,Первая 41,1 - 41.п и вторая 42,1-42.пгруппы элементов ИЛИ пропускают управ 30 ляющие сигналы от преобразователя 7, первого дешифратора конфигурации 9, илигруппы 19.1-19.п триггеров установки в мажоритар при перестройке структуры управляемой резервированной системы.35 Седьмой элемент И 53 пропускает насвой выход татковый импульс с выхода генератора 2 тактовых импульсов, если в подготовленной к тестовому контролюконфигурации имеется заведомо неисправ 40 ный блок,Восьмой элемнет И 54 позволяет выдавать управляющий сигнал на прекращениетестового контроля, если контроль мажоритарной (частично мажоритарной) структуры45 дал положительный результат,Десятый элемент И 56 обнуляет группутриггеров 19,1 - 19,п в случае отрицательного результата тестового контроля мажоритарной (частично мажоритарной)50 конфигурации.Первый элемент ИЛИ 57 выдает на нулевой вход триггера 18 пуска единицу приположительном результате программы тестового контроля, при частичном, или полном55 отказе устройства.Через элемент ИЛИ 60 устанавливаетсяв нулевое состояние триггер 24 конфигурации, или по синхроимпульсу третьего с выхода генератора 2 тактовых импульсов. илипо окончанию работы устройства,+ 40 Третий элемент ИЛИ 64 контролируетналичие мажоритарного (частично мажоритарного) состояния системы,Управляемый мажоритарный блок 6(фиг.2) содержит мультиплексоры 70, 71 и 572, мажоритарные элементы 73, 74 и 75,Если на адресные входы мультиплексоров поступает код тдто на выходы управляемого мажоритарного блока поступаетинформация с выходов мажоритарных элементов; если 1- информация канала А; 10 -канала Б, 11 - канала В.На фиг.З представлена схема преобразователя 7, реализующая систему уравнений (1) и выполненная на биполярных 15элементах. Х 1 Х 2 ХЗХ 4 Х 5 + Х 1 Х 2 ХЗХ 4 Х 5 + Х 1 Х 2 ХЗХ 4 Х 5 + Х 1 хгхзх 4 Х 5 + Х 1 Х 2 ХЗХ 4 Х 5 + Х 1 Х 2 ХЭХ 4 Х 5 4Х 1 Х 2 ХЭХ 4 Х 5 + Х 1 Х 2 ХЗХ 4 Х 5 + Х 1 Х 2 ХЗХ 4 Х 5 + Х 1 Х 2 ХЭХ 4 Х 5 + Х 1 ХгХзХ 4 Х 5 + Х 1 Х 2 ХзХ 4 Х 5 Х 1 Х 2 ХЗХ 4 Х 5 + Х 1 Х 2 ХЗХ 4 Х 5 + Х 1 Х 2 ХЗХ 4 Х 5 + Х 1 Х 2 ХЭХ 4 Х 5 + Х 1 хгХЗХ 4 Х 5 + Х 1 Х 2 ХзХ 4 Х 5 2 4 ьСистемой уравнения (11) описываетсяпреобразователь 7 (фиг.З) для трехслойнойструктуры резервированной системы, где Х 1 45Х 5 - входы ПЛМ (Х 1 - младший разряд, Х 5 -старший) у 1 - уб выходы ПЛ М (у 1 у 2 входымажоритарного элемента 6,1; узу 4 - элемента 6.2: убуб - элемента 6.3),В представленном на фиг,4 алгоритме 50работы показаны следующие блоки:Блок 1 - подготовка устройства контроля и управления к работе, коммутация входов и выходов,Блок 2- если принято решение о начале 55первой проверки с мажоритарной конфигурации, то группа триггеров 19 переводитсяв единичное состояние. Если с одноканальной, то по нулевому адресу счетчика 17 свыхода преобразователя 7 поступает нулевой код и проверка начинается с конфигурации - канал А во всех сечениях,Блок 3- перед началом реализации программы тестового контроля проверяется, имеется ли запрет проверки с выхода элемента ИЛИ 64, который говорит о том, что подготовленная к проверке одноканальная конфигурация имеет в своем составе заведомо неисправный блок.Блок 4 - счетчику 15 адреса присваивается первое состояние, которому соответствует нулевой набор на его выходе.Блок 5 - реализует тест в зависимости от состояний счетчиков адреса 15 и конфигураций 17.1.Блок 6 - в счетчике 16 времени выполнения тест-команды проверяется условие: достигло ли число тактовых импульсов, записанное в нем, значения подаваемого на его управляющий вход с выхода 1,1 ПЗУ,Блок 7 - проверяется соответствие полученных данных в ходе выполнения очередной тест-команды их эталонным значениям,Блок 8 - в случае нормы тест-команды 1, ) реализуется к выполнению 1, /+1 тест-команды,Блок 9 - проверяется переполнение счетчика 15 адреса. Если тест-команда 1, ), не была последней, то осуществляется переход к реаллзации тест-команды 1, )+1, в протиьном случае переход к блоку 10.Блок 10 - если резервируемая система находится в мэжооитарном (частично-мажоритарном) режиме, то по окончанию проверки на выходе эле:.1 ента И 50 фоомируется единичный си нэл и устройство контроля отключается; если оезервируемая система находится не в мажоритарном режиме, то на выходе элемента И 54 устанавливается ноль и в устройстве осуществляется очередная попытка перестройки 1-го слоя в мажорлтарнь,й режим,Блок 11 - формируется оптимальная рабогоспособная конфигурация, переход к концу контроля,Блок 12 - если имеется сигнал запрета проверки с выхода элемента ИЛИ 64, то реализация тестового контроля задерживается на один такт, э в счетчике 17 конфигураций формируется номер следующей конфигурации.Блок 13 - проверяется переполнение счетчика 17 конфигураций, В случае переполнения - переход к блоку 19, если переполнения нет - переходит к контролю при 1+1-й конфигурации резервируемой системы.Бгок 14 - проверяется наличие признаков частичного отказа (единичный импульс на одном из выходов 8,1-8.6 дешифратора8), если отказ системы является частичным - переход к блоку 19, если нет - к блоку 15,Блок 15 - если отказ происходит до нахождения работоспособной конфигурации, то продолжается ее поиск, если после, осуществляется попытка перевода очередного слоя в мгжори"арный режим,Блок 16 - если отказ не является частичным и работоспособная структура не найдена, то счетчику конфигураций присваивается+1-я конфигурация.Блок 17 - осуществляется попытка перевода очередного слоя резервируемой системы в мажоритарный режим.Блок 18 - проверяется условие: осуществляется ли попытка перевода в мажоритарное состояние всех слоев управляемой резервируемой системы. Если да - переход к блоку 11, если нет - к блоку 3,Блок 19 - на выход 67 (68) устройства выдается единица, если счетчиком конфигурации перебраны все возможные конфигурации резервированной системы, но работоспособное состояние не найдено, т,е. в одном из слоев резервированной системы происходит отказ всех трех блоков, или если зафиксирован частичный отказ,В представленной на фиг.5 временной диаграмме работы устройства введены следуюшие обозначения; 30, 23, 17, 26, 50, 16, 19, 56, 24, 25, 9 - выхсды элементов в соответствии с их номерами с фиг.1, 2,1, 2.2, 2,3, 8.0, 8.7, 15.1, 18.1 - номера выходов элементов в соответствии с фиг,1,Устройство контроля и управления работает следующим образом,В исходном состоянии, что соответствует нулевому адресу счетчика 15, на выходе постояного запоминающего устройства 1 присутствует код первой тест-команды программы контроля резервированной системы, триггер 26 начала теста в единичном состоянии, все остальные элементы памяти обнулены. Если контроль начинается не с мажоритарной конфигурации системы, а с перебора одноканальных, то триггер 29 устанавливается в исходное единичное состояние по входу 5. Цели установки исходного состояния условно не показаны.При поступлении на вход 66 пуска устройства единицы, формирователь 30 импульса формирует единичный импульс, который проходит через открытый элемент И 56 и устанавливает группу триггеров 19 в единичное состояние, что соответствует мажоритарной структуре системы.В триггер 29 установки исходного состо яния записывается единица и элемент И 56 запирается на все время работы устройства, После перестройки структуры в мажоритар 10 15 20 25 30 35 40 45 50 55 ный режим, на выходе задержки 31 появляется единичный импульс, триггер 23 пускаустанавливается в единичное состояние и запускает генератор 2 тактовых импульсов,Сигнал с прямого выхода триггера 23 пускаподготавливает коммутаторы 32-34 каналов к пропуску информации с выхода постоянного запоминающего устройства 1, и запрещает выдачу информации через блоки 35-37 элементов И на выходи резервированнойсистемы. Первый тактовый импульс со второго выхода генератора 2 тактовых импульсов проходит через элемент И 47, открытыйединичными значениями на инверсных выходах триггера 24 и элемента ИЛИ 64, затем через элемент И 50, открытый единичным значением выхода триггера 26. Этот импульс поступает в общую шину второго выхода ПЗУ 1, Так как, коммутаторы 32-34 настроены единичным значением триггера 23 на прием информации по первому входу, то на входы резервируемых блоков 3,1, 4,1 и 5.1 поступают значения с этого входа. Тактовый импульс, поступивший в общую шину, определяет начало реализации первой тест- команды, В счетчике 16 времени выполнения тест-команды отсчитывается первый такт выполнения теста. Импульс с выхода элемента И 50 проходит через элемент ИЛИ 58 и обнуляется триггер 26 начала теста, нулевым сигналом которого запирается элемент И 50, что исключает повторную подачу первой тест-команды в резервируемое устройство во время ее выполнения, Во время выполнения первой тест-команды в резервируемом устройстве счетчик 16 производит подсчет тактовых импульсов с выхода генератора 2 тактовых импульсов. Когда это число достигнет значения кода подаваемого на управляющий вход счетчика 16 с первого выхода ПЗУ, что соответствует максимальному времени выполнения первой тест-команды, то на его выход пропускается единичный импульс, который опрашивает дешифратор 8 (счетчик 16 при этомобнуляется). Элементы 12-14 сравнивают результаты, полученные в ходе реализации первой тест-команды, с эталонными значениями, записанными на третьем выходе ПЗУ 1, В случае совпадения, на их выходах появляютсяя единицы, при несовпадении - нули.Если реализация первой тест-команды дает отрицательный результат, то в этом случае на выходе элементов 12, 13 и 14 появляются нули и единичный импульс с выхода счетчика 16 проходит на выход 8.0 дешифратора 8, который устанавливает в нулевое состояние счетчик 15, в единичное состояние триггер 26 и, пройдя через открытый триггером 25 и элементом ИЛИ 63 эле 1691990 1810 20 40 45 мент И 56, своим задним фронтом устанавливает триггеры 19.1 - 19,п в нулевое состояние. Импульс с выхода 8,0 дешифратора 8 не проходит через элемент И 51, так как он запирается единичным импульсом с выхода элемента ИЛИ 63. Так как счетчик 17 конфигураций находится в нулевом состоянии, то с выхода преобразователя 7 на входы групп элементов ИЛИ 41,1 - 41,п, 42,1 - 42,п поступает нулевой код, что соответствует перестройке всех слоев управляемой мажоритарной системы в канал А, Реализация тест-программы, начиная с первой тест- команды, повторяется аналогично описанному выше. При повторном отрицательном результате реализации первой 1-й команды тест-программы, импульс с выхода 80 дешифратора 8 проходит через открытый триггер 25 и элементом ИЛИ 63 элемент И 51, и счетчик 17 конфигураций переходит в следующее состояние. На выходе преобразователя 7 устанавливается код 0101,.01, что соответствует перестройке системы в канал Б. Перестройка каналов резервированной системы продолжается, в соответствии с таблицей 1, до нахождения работоспособной конфигурации,Если на выходе 8.7 дешифратора 8 появляется единичный сигнал, что соответствует лсправной работе резервированной системы при данной конфигурации, то счетчик 15 адреса по заднему его фронту устанавливается в единичное состояние, и на выходе ПЗУ повляется вторая тест-команда, а триггер 26 начала тест-команды устанавливается в едининчое состояние, и разрешает прохождение тактового импульса через элемент И 50. Если резервированная система при данной конфигурации работоспособна, то работа устройства продолжается аналогичнс описанному выше. При положительном разультате последней тест- команды с выхода переполнения счетчика 15 адреса, единичный сигнал устанавливает в единичное состояние первый 24 и второй 25 григгеры конфигураций, Кроме того, единичный сигнал с выхода переполнения счетчика 15 разрешает прохождение в дешифратор 11 кода со счетчика 17, соответствующего номеру одноканальной конфигурации, при которой получен положительный результат. С выхода дешифратора 11 единичный сигнал поступает на соответствующий элемент ИЛИ и триггер(ы) отказавшего блока устанавливается(ются) в единичное состояние (табл.3).Так, например, если проверка при восьмой (БББ) конфигурации (табл.1) дает положительный результат, а проверка при третьей(БББ) отрицательный, то можно сделать вывод, что блок Б первого сечения не- работоспособен. и триггер 21,1, в таком случае, устанавливается в единичное состояние. В следующих и репы взниях, когда на выходе преобразователя 7 набирается конфигурация, в первом сечении которой находится блок Б (конфигурации 9, 10, 18, 19, 20, 24 и 28 в табл.1), на выходе элемента ИЛИ 64 формируется сигнал запрета. Единичным сигналом первого триггера 24 отпирается элемент И 48, и со Второго выхода генератора 2 тактовых импульсов через элемент И 48 в счетчик 18 конфигурации записывается первый тактовый импульс, На первом выходе дешифратора 9 конфигурации появляется единичный. сигнал, что соответствует перестройке первого слоя резервированной слстемы в мажоритарный режим. Импульсом с третьего выхода генератора 2 первый триггер 24 конфигурации обнуляется. В устройстве начинает реализовываться тест-программа при мажоритарной конфигурации в первом сечении. При положительном исходе тест-программы на управляющий вход второго дешифратора 10 конфигурации, через открытый элемент И 52 поступает единичный импульс с выхода переполнения счетчика 15 адреса, Единичный импульс с первого выхода дешифратора 10 конфигурации поступает через элемент ИЛИ 43.1 на вход триггера 10.1 и устанавливает его в единичное состояние, ч о соответствует мажоритарной структуре первого слоя.Импульс с выхода переполнения счетчика 15 также возвращает в единичное состояние триггер 24, Второй тактовый импульс генератора 2, через открытый элемент И 48 записывается в счетчик 18 конфигурации и делается попытка перевода второго сечения. резервируемой системы в мажоритарную конфигурацию.Если попытка перевода 1-го сечения резервируемой си.темы в мажоритарную конфигурацию 1- 1,п дает отрицательный результат, то единичный импульс с выхода 8,0 дешифратора 8 проходит через открытый прямым выходом триггера 25, элемент И 49 и переводит триггер 24 в единичное состояние, В счетчик 18 прибавляется единица, и осуцествляется попытка перестройки 1+1-го сечения. В 1-м сечении резервируемая система остается в одноканальной работоспосо.ной структуре, При переполнении счетчика 18, что произойдет при записи в него и -1-го импульса, единица с выхода переполнения усгановит триггеры 24 и 25 конфигурации и триер 23 в нулевое состояние, Устройство конроля и управления заканчивает работу, управляемая ре