Устройство обработки сигналов

. СОЦИАЛИСТИЧЕСКИХ РЕСПУБЛИК 11 С 01 57/3 ф РФ т"- 31 1) ОПИСАНИЕ ИЗОБРЕТЕНИ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ. Слаобраой ин . 3.24 И СИГи пос 1 аай ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРО делАм изОБРетений и ОткРытий(54) (57) УСТРОЙСТВО ОБРАБОТ НАЛОВ, содержащее пороговый бло с;у 1167556 ледовательно включенные синхронизатор, временной дискретизатор и блок памяти, И выходов которого соединены с соответствующими 1 М входами дешифратора, при этом первый выход синхронизатора соединен с управляющим входом блока памяти, отличающееся тем, что, с целью увеличения помехозашишенности, введены элемент И и элемент ИЛИ, при этом выход порогового блока соединен с вторым входом временного дискретизатора через элемент И, а второй выход синхронизатора соединен с вторым входом элемента И через элемент ИЛИ, второй вход которого соединен с соответствующим выходом блока памяти.5 1 О 15 20 25 30 35 40 45 50 55 Изобретение относится к радиотехнике и и может использоваться в импульсных радиолокационных станциях и системах связи для выделения регулярного видеосигнала на фоне шумовых и несинхронных помех.Известно устройство обработки сигналов, содержащее синхронизатор и последовательно включенные пороговый блок, временной дискретизатор, блок памяти и дешифратор, при этом выход синхронизатора соединен с вторым входом дискретизатора 1.Однако известное устройство имеет низкую помехозащищенность.Наиболее близким техническим решением к изобретению является устройство обработки сигналов, содержащее пороговый блок и последовательно включенные синхронизатор, временной дискретизатор и блок памяти, Х выходов которого соединены с соответствующими из Х входов дешифратора, при этом первый выход синхронизатора соединен с управляющим входом блока памяти 2.Однако известное устройство имеет низкую помехозащищенность, что обусловлено зависимостью помехозащищенности от объема блока памяти, который всегда имеет конечную величину.Цель изобретения - увеличение помехозащищенности.Поставленная цель достигается тем, что в устройство обработки сигналов, содержа-. щее пороговый блок и последовательно включенные синхронизатор, временной днскретизатор и блок памяти, М выходов которого соединены с соответствующими из Х входами дешифратора, при этом первый выход синхронизатора соединен с управляющим входом блока памяти, введены элемент И и элемент ИЛИ, при этом выход порогового блока соединен с вторым входом временного дискретизатора через элемент И, а второй выход синхронизатора соединен с вторым входом элемента И через элемент ИЛИ, второй вход которого соединен с соответствующим выходом блока памяти.На фиг. 1 приведена структурная электрическая схема предложенного устройства; на фиг. 2 - эпюры, поясняющие работу предложенного устройства.Устройство обработки сигналов содержит пороговый блок 1, синхронизатор 2, временной дискретизаор 3, блок 4 памяти, дешифратор 5, эАемент ИЛИ 6 и элемент И 7.Устройство обработки сигналов работает следующим образом.11 ринятые сигналы (фиг. 2 а) квантуются по амплитуде в пороговом блоке 1 (фиг. 2 б) и поступают на один из входов элемента И 7. Управление временным дискретизатором 3 и блоком 4 памяти осуществляется синхронизатором 2. На его первом выходе в каждом периоде следования (фиг. 2 в) формируется пачка тактовых импульсов (фиг. 2 г). Число импульсов в пачке должно быть равно числу запоминающих ячеек в одной ступени блока 4 памяти (например десяти), Благодаря этому каждая ступень памяти обеспечивает задержку информации на один период следования.Длительность пачки (фиг. 2 г) определяет зону по дальности, в которой запоминается информация, и должна быть меньше периода следования. На втором выходе синхронизатора 2 в каждом гп-ом периоде следования формируется строб разрешения (фиг. 2 д, п = 4). Элемент И 7 пропускает на вход временного дискретизатора 3 (фиг. 2 ж) только те квантованные по амплитуде сигналы, во время действия которых существуют сигналы разрешения (фиг. 2 е) на втором входе элемента И 7, который присоединен к выходу элемента ИЛИ 6. Элемент ИЛИ 6 объединяет сигналы строба разрешения (фиг. 2 д) со второго выхода синхронизатора 2 и сигналы обратной связи с выхода К-ой ступени задержки блока 4 памяти (фиг. 2 к, К = 3). Сигналы обратной связи задержаны на К периодов относительно периода, когда было разрешено их запоминание (фиг 2 ж) На фиг. 2 показаны пятнадцать (О-Х 1 Ч) периодов следования, в тринадцати периодах имеется отраженный от цели сигнал, имеющий во всех периодах следования одинаковую задержку ( === а) .Как видно из эпюр (фиг. 2 б и 2 е), входная информация о цели проходит через элемент И 7 и записывается в блок 4 памяти (фиг. 2 ж) в 1, Ч, 1 Х периодах следования благодаря стробу разрешения (фиг. 2 д), а в 1 Ч, Ч 11, Ч 111, Х, Х 1, Х 11 периодах следования благодаря сигналу обратной связи (фиг. 2 к). В Х 111 и Х 1 Ч периодах следования входная информация отсутствует в момент действия сигнала разрешения (фиг. 2 б и фиг. 2 е), поэтому отсутствует на входе временного дискретизатора (фиг. 2 ж).В Х 1, Х 11, Х 111 периодах следования выполняется логика дешифратора 5 1/3 (в примере 1 = 4) и вырабатывается выходной сигнал устройства (фиг. 2 м).Из эпюр (фиг. 2 а-м) следует, что выпадение импульсов во входной последовательности в О, 11, 111 и Ч 1 периодах следования не скажется на выходном эффекте, так как эти входные сигналы не принимают участия в работе, Но после выпадения хотя бы одного импульса в остальных периодах следования (в 1, 1 Ч, Ч, Ч 11,Ч 111, 1 Х, Х, Х 1) потребуется практически непрерывная пачка сигнала не менее, чем в 11 периодах следования, для появления хотя бы одного сигнала на выходе.1167556 известным. Выполнение указанного условия непрерывности пачки сигналов оказывается маловероятным событием для несинхронных помех, что и обуславливает высокую 5помехозащищенность предложенного устройства без увеличения числа ступеней задержки в блоке 4 памяти. Сравнительный анализ известного и предложенного устройств показал, что увеличение числа импульсов в пачке, участвующих в обработке (в примере из восьми периодов следования), и многократное их использование увеличивают помехозащищенность предложенного устройства по сравнению с ПХП ЛШ Х11 311И Фиг 2 Иванс Составитель ВТехред И. ВерТираж 748осударственногм изобретениа, Ж - 35, Раатентэ, г, Уж Пилипенко о ком итеи отк ушская ород, ул1- : -:1 ЙМ1 АРедактор А. Долинич Заказ 443345 ВНИИПИ Г по дел 113035, Моск Филиал ППП П