Преобразователь двоичного кода в биимпульсный
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
8 А СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК ЯО 19(51) Н 03 М 5 0 ОПИСАНИЕ ИЗОБРЕ Н АВТОРСКОМУ СВИДЕТЕЛЬСТВ ЕНИЯ ов во СССР 1977.ГО пе актоин- перпадесРиг. ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54)(57) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧКОДА В БИИМПУЛЬСНЫЙ, содержащиивый и второй триггеры и генератактЬвой частоты, выход котороподключен к входу инвертора ивому входу второго триггера, кформационному входу которого иному входу первого элемента со ния подключен инверсный выход певого триггера, информационный входкоторого является вхрдом преобразовтеля, при этом инверсный выход второго триггера подключен к первомувходу второго элемента совпадения,выход которого, а также выход первого элемента совпадения подключенык входам элемента ИЛИ, о т л и ч аю щ и й с я тем, что, с целью повышения помехоустойчивости, выходинвертора подключен к тактовомувходу первого триггера и второмувходу второго элемента совпадения,а к второму входу первого элементасовпадения подключен . выход генератора тактовой частоты.на выходы элементов 4 и 5 совпадений пропускается инверсный (фиг.2 ж),при единице на входе преобразователя и открытом втором элементе 5 совпадения), и прямой (фиг, 2 е, при нуле на входе преобразователя и открытом первом элементе 4 совпадения)сигналы от генератора 1 тактовойчастоты (фиг, 2 б), которые объединяются элементами ИЛИ 6 и выдаютсяна выход преобразователя в биимпульсном коде (фиг. 2 з),Поскольку сигналы, открывающие элементы 4 и 5 совпадений сдвинуты один относительно другого на длительность тактового импульса, то прямой и инверсный сигналы (которые также можно считать сдвинутыми на длительность тактового импульса) с выхода генератора 1 тактовой частоты проходят на выход преобразователя искажений, За счет задержки инвертора 7 исключается возможность появления нулевого импульса помехи на выходе элемента ИЛИ 6 при сложении сигналов от элементов 4 и 5 совпадения, Если задержка первого элемента 4 совпадения окажется суммарной задержки инвертора 7 и второго элемента 5 совпадения, в качестве инвертора 7 используется инвертирующая линия задержки,Таким образом, предлагаемый преобразователь двоичного кода в биимпульсный обеспечивает высокую помехоустойчивость. 1 11634Изобретение относится к полупроводниковой импульсной технике и может быть использовано в системахсвязи с импульсно-кодовой модуляцией. 5Цель изобретения - повышение помехоустойчивости,На фиг, 1 представлена структурная электрическая схема преобразова"теля двоичного кода в биимпульсный; 10на фиг. 2 - временные диаграммы,поясняющие его работу.Преобразователь двоичного кодав биимпульсный содержит генератор1 тактовой частоты, первый и второй 15триггеры 2 и 3, первый и второй эле"менты 4 и 5 совпадения, элемент ИЛИ 6и инвертор 7.Преобразователь двоичного кодав биимпульсный работает следующим 20образомПоследовательность на входе преобразователя (фиг. 2 а), подлежащаяпреобразованию в биимпульсный код вмомент действия паузы от генератора 251 тактовой частоты (фиг, 2 в), записывается в первый триггер 2. В моментдействия тактового импульса информа 1ция с инверсного выхода;первоготриггера 2 (фиг. 2 г) передается на З 0информационный вход второго триггера 3, В зависимости от последовательности сигналов на входе преобразователя сигналы с инверсных выходовпервого и второго триггеров 2 и 31163478 Составитель С. ОсмоловскийРедактор Н. Яцола Техред М,Пароцай Корректор О, Тигор Подписное Филиал ППП "Патент", г, Ужгород, ул. Проектная, 4 Заказ 4114/56 Тираж 872ВНИИНИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб д. 4/5
СмотретьЗаявка
3354864, 03.11.1981
ПРЕДПРИЯТИЕ ПЯ Р-6609
ИННИКОВ АНАТОЛИЙ НИКОЛАЕВИЧ, КУРИЛОВ АНДРЕЙ ВАЛЕНТИНОВИЧ
МПК / Метки
МПК: H03M 5/00
Метки: биимпульсный, двоичного, кода
Опубликовано: 23.06.1985
Код ссылки
<a href="https://patents.su/3-1163478-preobrazovatel-dvoichnogo-koda-v-biimpulsnyjj.html" target="_blank" rel="follow" title="База патентов СССР">Преобразователь двоичного кода в биимпульсный</a>
Преобразователь двоично-десятичных чисел в двоичные
Номер патента: 717754
Опубликовано: 25.02.1980
Авторы: Выхованец, Гончаров, Онищенко, Сухомлинов
МПК: G06F 5/02
Метки: двоично-десятичных, двоичные, чисел
...К (4"(010+се)404 о+.+ ц "01 офОгде И двоичное число, а д.(- цифра-го разряда двоично-десятичногочисла, и. - номер разряда,Предлагаемое устройство работает 60следуЮщим образом.Сигналом по шине .ввод 16 открйваются элементы И 4,12. При помощиустройства ввода (на чертеже не показано) в сдвиговую тетраду 5 зано сится значениЕ старшего разряда двоично-десятичного числа.Посредством импульсов сдвига число из сдвиговой тетрады 5 через элемент И 10 и элемент ИЛИ 15 подается на вход однЬразрядного сумматора 4.На второй вход сумматора через элемент И 9, открытый потенциалом с выхода триггера б, и элемент ИЛИ 14, подается содержимое сдвигового регистра (регистр перед началом преобразования обнуляется) . С выхода сумматора число поступает...
Преобразователь двоичных чисел в двоично-десятичные
Номер патента: 503234
Опубликовано: 15.02.1976
Авторы: Заболотский, Цыпленков
МПК: G06F 5/02
Метки: двоично-десятичные, двоичных, чисел
...8 с основанием 10 в любой степени.Включение соответствующей группы схем совпадения двоично-десятичного разложения производится в зависимости от порядкбвого номера разряда преобразуемого кода и веса множителя, что обеспечивается тактирующими импульсами с блока 1 управления, образующими в блоке З,поразрядного умножения последовательный код, который одновременно тактируется в дешифраторе 4,Выходы схем совпадения дешифратора 4 объединены в четырех элементах ИЛИ 5 следующим образом: выходы схем совпадения составляющих, содержащих единицы десятков в любой степени, объединены в первом элементе ИЛИ; выходы схем совпадения составляющих, содержащих двойки десятков в любой степени, - во втором элементе ИЛИ; выходы схем совпадения составляющих,...
Преобразователь двоично-десятичного кода в последовательный двоичный код
Номер патента: 720424
Опубликовано: 05.03.1980
Авторы: Дивин, Емельянов, Корнилов
МПК: G06F 5/02
Метки: двоично-десятичного, двоичный, код, кода, последовательный
...разряда, а также вес знака, расположенного н последней строке, предстанлены н двоичном кодеДля преобразования двоично-деся- тичного кода н последовательный двоичный код достаточно сложить в двоичной системе значения разрядов двоично-десятичного кода в каждом вертикальном столбце, начиная со второго, с учетом суммы в предыдущем столбце со сдвигом ее на один разряд вправо.Первым импульсом 5 , после прихода команды Начало йреобразования на выходе 11 Цф распределителя импульсон возникает сигнал, с помощью которого опрашивается состояние разряда а, 210 дноично-десятичного кода и значение триггера знакааЕсли преобразуемое число отрицательное, значение триггера знака равно единице.На выходе Формирователя образуется двоичный К-разрядный...
Преобразователь двоично-десятичных чисел в двоичные
Номер патента: 742924
Опубликовано: 25.06.1980
Авторы: Борисова, Золотовский, Коробков, Прокопенко
МПК: G06F 5/02
Метки: двоично-десятичных, двоичные, чисел
...на трехразрчдный регистр 7 сдвига, на синхровход с которого непрерывно следуют спвигающие тактовые импульсы (ТИ). Однако информация снимаемая с выходов регистра 7, заблокирована от дальнейшего прохождения на входы сумматора отсутствием тетрады и нулевым состоянием одновибратора 9. Кроме того, и на выходах регистра 8 нули, С подачей первой (старшей) тетрады на вход одновибратора 9 поступает потегдиал "подачаФормула изобретения4 Ц Преобразователь двоично-десятичных чисел в двоичные, содержащий регистр сдвига, сумматор, первый элемент И-ИЛИ, алемент задержки, вход которого соединен с выходом переноса сумматора, выход суммы сумматора соединен со входом сдвигового регистра, выход юторого соединен с первым входом первого элемента И-ИЛИ,...
Преобразователь двоично-десятичныхчисел b двоичные c масштабированием
Номер патента: 822173
Опубликовано: 15.04.1981
МПК: G06F 5/02
Метки: двоично-десятичныхчисел, двоичные, масштабированием
...5-9, а также с числовымивходами двухразрядного сумматора 11,предназначенного для получения проме Ожуточных сумм. Выходы суммы и переноса сумматора 11 соединены с числовыми входами и входом переноса четырехразрядных сумматоров 5,7-10. Вы ходы. суммы первогосумматора 5 соединены с числовыми входами второго сумматора б, вход переноса которого постоянно подключен к потенциалу, соответствующему логической "1" для выполненйя округления кода выходногочисла, образующегося на выходах преоб разонателя. Выходы суммы и переносавторого сумматора б соединены с числовыми входами третьего сумматора 7,выходы трех младших разрядов суммыкоторого подключены к выходам млад сумматоре 11. кодвходного иола равен 1, то погрсшност ьт с Ясно, что эта...
Предыдущий патент: Адаптивный дельта-модулятор
Следующий патент: Преобразователь двоичного кода в р-ичный позиционный код
Случайный патент: Полимерная композиция