Адресный формирователь

801007133, А СОЮЗ СОВЕТСНИХСОДИАЛИСТИЧЕСНИХРЕСПУБЛИН 8/ ОПИСАНИЕ ИЗОБРЕ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ЕН протО ГОСУДАРСТВЕННЫЙ НОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(54)(57) АДРЕСНЫЙ ФОРМИРОВАТЕЛЬ,содержащий первый ключевой МДПтранзистор, исток которого соединен со стоком второго ключевого МДП-транзнстораи с истоком третьего ключевого МДПтранзистора, затвор которого соединен систоком четвертого ключевого МДП-транзистора, а сток - с затвором пятого клкьчевого МДП-транзистора, исток которого,является управляющим выходом формирователя, а сток - первым управляющим входом, затвор первого ключевого МДП-транзистора соединен со стоком четвертогоключевого МДП-транзнстора и являетсявторым управляющим входом формирователя, затвор второго ключевого МДПтранзистора является адресным входом формирователя, шестой ключевой МДПтранзистор, исток которого соединен систоком второго ключевого МДП-транзистора и является первой шиной пита.ния, сток первого ключевого МДП-транзистора соединен с второй шиной питания,о т л и ч а ю щ и й с я тем, что, сцелью повышения помехоустойчивости, онсодержит седьмой, восьмой и девятый .ключевые МДП-транзисторы, причем иоток седьмого ключевого МДП-транзистора соединен со стоком шестого ключевого МДП-транзистора и затвором треттего ключевого МДП-транзистора, истоквосьмого ключевого МДП-транзисторасо стоком девятого ключевого МДП-трав-зистора и затвором четвертого ключевогоМДП-транзистора, затвор аастото заочна Явого МДП-транзистора соединен с затвором восьмого ключевого МДП-транзистораи является третьим управляюиам входомформирователя, затвор седьмого ключевогоМДП-транзистора соединен с затворомдевятого ключевого МДП-транзистора и ваейявляется четвертым управляющим входом (формирователя, стоки седьмого, н восьмогоключевых МДП-транзисторов соединены свторой шиной питания, а исток девятогоключевого МДП-транзистора - с первой ешиной питания.1 1007133 2Изобретение относится к микровлвктро входом формирователя, шестой ключевой, . нике и може быть использовано при по- МДП-транзистор, исток которого совдьстроении интегральных запоминающих уст- нвн с истоком второго ключевого МДП-ройств на МДП-транзисторах. транзистора и является первой шинойИзвестен адресный формирователь, со- Ф питания, сток первого ключевого МДП-трав. держащий четыре МДП-транзистора, кон- зистора соединен с второй шиной питания, денсатор, адресные, входные, выходные и дополнительно содержит седьмой, восьмой, управляющие шины Ц, и девятый ключевые МДП-гтранзисторы,при,Однако известный формирователь об- чвм исток седьмого ключевого МДП-тран падает невысокой надежностью в случае й зистора соединен со стоком шестого ключе высокого уровня напряжения на адресной вого МДП-транзистора и затвором треть- шине, так как при возникновении отри- его ключевого МДП-транзистора, исток цательной помехи на выходной шине воз- восьмого ключевого МДП транзистора можно отпирание иетвертого транзистора соединен со стоком девятого ключевого и возникновение утечки с входной шины ф МДП-транзистора и затвором четвертого на выходную, вследствие чего происходит ключевого МДП-транзистора, затвор шеоснижение потенциала на входной шине, того ключевого МДП-транзистора соеди После окончания действия отрицательной нен с затвором восьмого ключевого МДП- помехи на входной шине из-оа утечки транзистора и является третьим управлязаряда с входной шины потенциал выход 26 ющим входом формирователя, затвор седьной шины окажется выше потенциала зем- мого ключевого МДП-транэистора совди ли нен с затвором девятого ключевого МДПНаиболее близким по технической суп- транзистора и является четвертым управ ности к предлагаемому является адресный ляющим входом формирователя, стоки формирователь для МДП запоминающего фф седьмого и восьмого ключевых МДП- устройства, содержащий шесть транзисто транзисторов соединены с второй шиной ров, конденсатор, управляющую, адресную, питания, а исток девятого ключевого входную и выходную шины 2. МДП-транзистора -с первой шиной щмОднако недостатком етого формирова- тания.теля является невысокая надежность при Я На чертеже представлена принципиальвозникновении отрицательных помех на ная электрическая схема адресного форвыходных шинах, когда возможно откры- мирователя.ванне выходных транзисторов и воэникно- Адресный формирователь содержит вениеутечки с входной шины на входную. периай 1, второй 2, третий 3, четверПри атом возможно возникновение поло- Э тый 4, пятый 5, шестой 6, седьмой 7,жительной помехи на входной шине после восьмой 8, девятый 9 ключевые МДП- окончания действия отрицательной помехи транзисторы, первый 10, второй 11, на атой шине. третий 12, четвертый 13 управляющиеЦелью изобретения является повыше- входы, управляющий выход 14, адреоние надежности работы адресного форми й ный вход 15, шина 16 питания. рова теля, Адресный формирователь работаетПоставленная цель достигается тем, .следующим образом. что адресный формирователь, содержащий В исходном состоянии управляющие первый ключевой МДП-транзистор, исток шины 11 и 13, адресная шина 15, уакоторого соединен со стоком второго клю- равляющая шина 10 и выходная шина чевого МДП-транзистора и с истоком 14 имеют потенциал, Управляющая шина третьего ключевого МДП-транзистора, 12 имеет высокий потенциал, Затвор затвор которого соединен с истоком чет- транзистора 3 разряжен до низкого, а вертого ключевого МДП-транзистора, а затвор транзистора 4 заражен до высо- сток - с затвором пятого ключевого кого потенциала. Затем управляющую МДП-транзистора, исток которого являеп- шиву 12 разряжают до низкого логичво ся управляющим выходом формирователя, кого уровня. После етого подают иысо а стокпервым управляющим входом кий потенциал на управляющую шину 11, формирователя, затвор первого ключевого затворы транзисторов 3 и 5 заряжаются МДП-транзистора соединен со стоком до высокого уровня, потенциал затвора.Ичетвертого ключевого МДП-транзистора и транзистора 4 эа счет передачи напряявляется вторым управляющим входом жения через емкость истоК - затвор по- формирователя, затвор второго ключево вышается до уровня большего, чем лого МДП-транзистора является адресным тенциал источника питания, в результатеСоставитель Г. Бородинр Т, Кугрышева Техред М. Тепер Корректор Л. Бокша14 5/74ВНИИ Зака 2 Подписноеого комитета СССРений и открытий35, Фаушская наб., д. 4/ Тираж 59 ПИ Государственн по делам изобрет 13035, Москва, Ж пиал ППП "Патент, г. Ужгород ул. П я, 4 3 10071 чего затвор транзистора 3 заряжается до полного логического уровня шины 11. Затем на управляющую шину 13 подают высокий потенциал, обнуляют затвор транзистора 4, после чего на шину 11 пода ют низкий потенциал, После етого на адресный вход 15 подают высокий логический уровень, затвор транзистора 5 разряжается до уровня земли и через емкость затвор - канал транзистора 3 16 на затворе транзистора 5 происходит снижение потенциала, которое компенсируют подэарядом через транзистор 7, в результате чего в этом узле сохраняет. ся потенциал 7,-7, где У г - пороговое напряжение транзистора,7 о - напряжение питания, Потом обнуляют, потенциал управляющей шины 13 и адрес. ной шины 15.и на шину 12 подают высокий логический уровень. Затвор тран зистора 3 разряжается до уровня земли 33 4и на затворе транзистора 5 вследствие передачи напряжении через емкость затвор - исток транзистора 3 потенциалснижается ниже потенциала земли, т.е. на затворе транзистора 5 возникает отрицательный бросок напряжения, что предотвращает этот транзистор от ложного срабатывания.Таким абрюсм, предлагаемый адреоный формирователь обладает повышенной надежностью работы по сравнению с известным.Адресный формирователь является в сущности оконечной ступенью параллельного дешифратора. Для этого параллель но транзистору 3 подключаются аналогичные адресные транзисторы, выполняющие совместно с имеющимся функцию И. Количество таких формирователей определяется количеством адресов нако пителя.