Формирователь импульсов регенерации для запоминающих устройств на мдп-транзисторах

Союз Советскии Социалистицескии Республик(61) Дополнительное к авт, саид-ву 2) Заявлено 03.01.74 (21) 1989569/26-21присоединением заявкиосударствениыи комитетСовета Министров СССРоо делам иэооретенийи открытий(43) Опубликовано 25.01.76. Бюллетень 3 (45) Дата опубликования описания 02,07.7(54) ФОРМИРОВАТЕЛЬ ИМПУЛЬСОВ РЕГЕНЕ ДЛЯ ЗАПОМИНАЮЩИХ УСТРОЙСТВ НА МД ЦИИТРАНЗИСТОР)транзистора первого инвертора, состоящая иэ первого, второго и третьего транэисто ,ров, причем затвор зарядного транзистора подключен к выходу первого инверторв,стокразрядного транзистора подключен к истоку зарядного транзистора, затвор - к средней ,точке делителя напряжения, в исток - кобщей шине; сток блокирующего транзистораподключен к истоку активного трвнзис горавторого инвертора, а затвор блокирующего транзистора второго инвертора подключен к затворам нагрузочных транзисторов второго " , четвертого инверторов и к первомт тактово мт,"енеоат тгг; первый, второй и третий ттапзисторы управляемой импульсной пепи смещения последовательно включены между полюсом источника питания и общей шиной, затвор первого из них подключен к Выходу пятого ин верторв, затвор второго - к второму тактовому генератору, затвор третьего - к первому тактовому генератору,О Нв чертеже приведена принцнпнвтп,наяэлектрическая схема фор,спроватоля, ФормироВвтель импуп 1 ":)В рГГ(.пер тцпт Изобретение относится к вычислительной технике и может использоваться для получения импульсов регенерации в матрице накоПителя оперативного запоминающего устрой-;ства. 5Известен формирователь импульсов регенерации для запоминающих устройств на ЯИП-транзисторах, содержащий пять инверторов с активными и нвгруэочными транзисторами, соединенными в кольцо, конденса тор времязадающей цепи и зарядный тран зистор.Однако известное устройство обладает зависимостью периода и длительности им,пульсов регенерации от конструктивных эле И ментов, а также потребляет значительную мощность.Цель изобретения - повышение стабиль ности длительности импульсов регенерации и снижение потребляемой мощности, 2Для этого в него дополнительно введены первтй и второй тактовые генераторы 1разрядный и блокирующий транзисторы, делитель напряжения и управляемая импульс, ная цепь смепюния затвора нвгруэочного . 25формирователь работает следующим образом,На клеммы 1 и 2 поступают последователь. и коротких отрицательных импульсов с генераторов;=ктовых импульсов,двинутых друг относительно друга на полпериода, При поступлении тактового импульса на клемму 1 транзистор 8 открывается и конденсатор 10 заряжается, Сприходом тактового импульса на клемму 2кочденсатор 10 дополнительно подзаряжается, транзистор 3 - 1 открывается, вызывая отпирание транзистора 12, через когорый происходит быстрый заряд конденсатора 11. Напряжение на затворе транзистора 4-2 растет и он отпирается, Следующий тактовый импульс на клемме 1открывает транзистор 5, снимая блокировку со второго инвертора, благодаря чему рпередний фронт положительного импульсача выходе четвертого инвертора соответствует заднему фронту тактового импульсаа на клемме 1, Одновременно на выходепятого инвертора появляется отрицательзатвор первого из них подключен к выходу пятого инвертора, затвор второго - к второму тактовому генератору, затвор третье го - к первому тактовому генератору. содержит тактовые клеммы 1 и 2, пятьинверторов, выполненных на нагрузочныхтранзисторах 3-1 - 3-5 и активных транзисторах 4-1 - 4-5 соответственно, блокировочный транзистор 5 второго инвертора,транзисторы 6, 7 и 8 импульсной цеписмещения, конденсаторы 9 и 10, времязадающую цепь из конденсатора 11, зарядноготранзистора 12 и разрядного транзистора13, делитель напряжения на транзисторах14 и 15, а также выходные клеммы 16 и17, причем истоки транзисторов 3-2 - 3-5,8, 12, 14 и затворы транзисторов 3-3,3-5, 14 подключены к шине питания, затворы транзисторов 3 - 2, 3 - 4, 5 и 8 подключены к тактовой клемме 1, тактоваяклемма 2 подключена к затвору транзистора 7, стоку транзистора 3-1 и через конденсатор 9 - к затвору транзистора 3-1,соединенному с истоком транзистора 8,связанным через конденсатор 10 с общейшиной, истски транзисторов 5, 4-1, 4-3- 4-5, 6, 13 и 15 подключены к общейшине, истоки транзисторов 3-1 - 3-5,4-2, 7, 8, 12 и 14 соединены соответственно со стоками транзисторов 4-1 - 4-5,5, 6, 7, 13 и 15, затворы транзисторов4-1 - 4-5, 6, 12, 13 и 15 подключенысоответственно к истокам транзисторов3-5, 12, 3-2 - 3 - 5, 3 - 1, 14 ф исток транзистора 12 подсоединен к обшейшине через конденсатор 11, а выходныеклеммы 16 и 17 подключены к истокамтранзисторов 3-4 и 3-3 соответственно. ный импульс, отпирающий транзисторы 4-1 и 6, последний из которых блокирует воздействие тактовых импульсов с клеммы 2 на подзаряд конденсатора 10. Транзистор 12 запирается и конденсатор 11 начинает медленно разряжаться через транзистор 13, внутреннее сопротивление которого определяется напряжением на выходе делителя на транзисторах 14 и 15. При до стижении напряжением на конденсаторе 11порогового уровня транзистор 4-2 закрывается и поступающий на клемму 1 тактовый импульс запирает транзистор 4 - 4 и на выходной клемме 16 появляется отрицательный 15 импульс, передний фронт которого жесткопривязан к переднему фронту тактирующего импульса на клемме 1 и не зависит от нестабильности разряда конденсатора 1 1,Таким образом фронты импульсов на вы ходах 16 и 17 синхронизированы импульсами тактовых генераторов и длительность выходных импульсов не зависит от конструктивных элементов формирователя.Формула изобретения 25Формирователь импульсов регенерациидля запоминающих устройств на МДП-транзисторах, содержащий пять инверторов с активными и нагрузочными транзисторами, соединенные в кольцо,;,энденсатор времязадающей цепи и зарядный транзистор, о т л ич а ю щ и й с я тем, что, с целью повышения стабильности длительности импульсов регенерации и снижения потребляемой мощности, в него дополнительно введены первый и второй тактовые генераторы, разрядный и блокирующий транзисторы, делитель напряжения и управляемая импульсная цепь смещения затвора нагрузочного транзистора первого инвертора, состоящая из первого, второго и третьего транзисторов, причем затвор зарядного транзистора г дключен к выходу первого инвертора, стс. разрядного транзистора подключен к истоку зарядного транзистора, затвор - к средней точке делителя напояжения, а исток - к общей шине, сток блокирующего транзистора подключен к истоку активного транзистора второго инвертора, а затвор блокирующего транзистора второго инвертора подключен к затворам нагрузочных транзисторов второго и четвертого инверторов и к первому тактовому генератору, первый, второй и третий транзисторы управляемой импульснойцепи смещения последовательно включены между полюсом источника питания и общей шиной.500581 Составитель А,СтепановТехред З,Тараненкс Редактор Е,Ончар Корректор Л.Брахнина Заказ, ЗГР ТиРаж 1029Подписное Предприятие Патент, Москва, Г, Бережковская наб., 24 ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, 113035, Раушская наб., 4