Всесоюзнаяn., tutilft тг”т”м. л i ». н i hu” 1 lftfii; i-. и а5hsi; -o;: ка

Номер патента: 448479

Опубликовано: 30.10.1974

Авторы: Еремин, Иванова, Либауэр

МПК: G11C 7/22

Метки: блок, запоминающего, сигналов, стробирования, считанных, устройства

...на чертеже.Транзистор 1 через разделительный диод 2 25 включен коллекторно-эмиттерной цепью последовательно между шиной считывания матрицы 3 запоминающего устройства и усилителем считывания 4. Параллельно входу транзистора включена РС-цепочка, конденсатор 5 30 которой является промежуточным запоминаю 448479щим элементом, а резистор б служит для разряда конденсатора 5 в период между импульсами считывания. Трансформатор 7, служащий для подачи на оазу транзистора 1 стробирующего импульса, кроме того, осуществляет сдвиг по времени между появлением на шине выходного напряжения и открыванием транзистора 1. Генератор 8 выдает считывающие импульсы тока последовательно на все транзисторы в матрицу запоминающего устройства. Диод 9...

Номер патента: 616654

Опубликовано: 25.07.1978

Автор: Грехнев

МПК: G11C 19/00

Метки: блок, буферного, запоминающего, устройства

...первое слово записывается в первый регистр, 5 образованный триггерами 10-12, одиовременно основной триггер 29 первого разряда блока управления устанавливается в единичноесостояние, при этом на выходе элемента 26 появляется сигнал, равный логической единице, который поступает на нулевой вход вспомогательного триггера 33. С приходом по тактовой шине 8 очередного тактирующего импульса на нулевом выходе вспомогательного триггера 33 появляется сигнал, равный логической единице, который переписывает информацию из триггеров 10-12 первого регистра в триггеры 13-15 второго регистра, кроме того, этот сигнал устанавливает основной триггер 30 в единичное состояние, а основной триггер 29 - в нулевое. Наличие связи с нулевого выхода...

Номер патента: 959156

Опубликовано: 15.09.1982

Автор: Савельев

МПК: G11C 7/00

Метки: блок, доменного, запоминающего, считывания, устройства

...входу усилителя считывания б; второй вход которого подключен к выходу интегрирующего элемента 7. ПЕрвый вход интег рирующего элемента 7 соединен с выходом ключа 8, а другие - с выходами магниторезисторного дачитка 1. Вход ключа 8 соединен с выходом дифференцирующего элемента 9, вход которого подсоединен к выходу одновибратора 5.Блок работает следующим образом.При считывания сигнала с-.помощью магниторезисторного датчика 1 на вход - выход последнего подается постоянное питакщее йапряжение. В предлагаемом блоке, кроме питающего постоянного напряжения, на вход магниторезисторного датчика 1 подается эталонный сигнал с одного из выходов эталонного элемента памя-. ти 3, имеющий ту же форму,что и идеальный информационный сигнал чтенияВ этом...

Номер патента: 982083

Опубликовано: 15.12.1982

Авторы: Казаченко, Романов

МПК: G11C 11/14, G11C 8/00

Метки: адресной, блок, выборки, запоминающего, устройства

...12 импульсов выходы второгоформирователя импульсов 13 подклю"цены к концам первичной обмотки им"пульсного трансформатора 14, концывторичной обмотки которого соединены с входами клюцей 10 и 11.Блок адресной выборки работает50следующим образом,Для выборки одного из транзисторов матрицы и подачи тока в соот-; ветствующую адресную обмотку 3 от крывается один из ключей 10 и один из ключей 11, После включения второ- го Формирователя импульсов 13, имею" . щего низкое выходное сопротивление, напряжением с вторичной обмотки импульсного трансформатора 14 начинается заряд входных емкостей транзисторов 2, подклюценных к вь,бранной базовой шине ч. При этом постоянные времени заряда входных емкостей всех транзисторов 2, кроме выбранного,остаютсл...

Номер патента: 585543

Опубликовано: 25.12.1977

Авторы: Безродный, Демин, Мартыненко, Страхов

МПК: G11C 7/00, G11C 8/12

Метки: блок, запоминающего, оперативного, устройства

...залержки 3, шины строба " считывания 4 и записи 5 триггер 6 полуцвкла,элементы И 7, ИЛИ 8, н НЕ 9, Нулевой вход трнггера 6 полуцнкла соединен с нулевым выхо. дом триггера запроса 1, еднннчный вход с входом элементов ИЛИ 8, выходом элемента задержки 3 н анной о строба заннсн, в выход аедвночен к входам элементов И 7 н ИЛИ 8.Выход элемента ИЛИ 8 через элемент НЕ 9 соединен с нулевым входом триггера запроса 1, еднннчный выход которого подключен к входу элемента И 7, е выход последнего сбедннен с входом элемента задержки 3 н шнной 4 строба ечнтывания.".В нсходном соетояннн тратерйн 6 находятся в нулевом состояния. Импульс запроса, поетупающнй по щнне запроса 2 на еднннчный вход триггера,заяроса 4,.устанаалнвает его в еднннчное...