Блок адресной выборки для запоминающего устройства

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ а 982083 Сфез СоветскинСоцыалыстыческынРеспублик(Я М, Кл,6 11 С 8/00 ГвеуднРещиаа комитет ИСР но штам. нзебретеннй н втнрытнй(9) БЛОК АДРЕСНОЙ ВЫБОРКИ ДЛЯ ЗАПОМИНАЮЩЕГОУСТРОЙСТВА 1Изобретение относится к устройствам управления адресной части запо-. минающих устройств и может быть применено в запоминающих устройствах на тонких магнитных пленках.Известен блок адресной выборки, содержащий матричный транзисторный дешифратор, в котором коллектор каждого из транзисторов соединен с адресной обмоткой, и Формирователи импульсов, подключенные к базам и эмиттерам транзисторов соответствую-. щих строк и столбцов матрицы11.Недостатком этого блока адресной выборки является низкое быстродействие, цто связано с необходимостью заряда больших паразитных емкостей выбранных строки и столбца матрицы. Наиболее близким к предлагаемому ро является блок адресной выборки, который содержит матричный дешиФратор, выполненный на транзисторах, Коллектор каждого из транзисторов соединен 2с одним концом адресной обмотки, другой конец которой заземлен. Базы и эмиттеры транзисторов подключены к соответствующим координатным шинам, которые через резисторы подключены к шинам смещения, координатные ключи, выходы одних из которых соединены с базовыми, а других - с эмиттерными координатными шинами, первый и второй формирователи импульсов, выходы которых соединены с входами соответствующих координатных клю" чей 2. Недостатком данного блока явля" ется низкое быстродействие. Это объясняется тем, что велика постоянная времени заряда входных емкостей всех транзисторов, подключенных к выбранной базовой шине ( в том числе и выбранного транзистора ), поскольку заряд этих емкостей происходит через большие сопротивления резисторов, подключенных к эмиттерным шинам.98208 3Цель изобретения - повышениебыстродействия блока адресной выборки.Поставленная цель достигается тем,цто в блок адресной выборки для за 5поминающего устройства, содержащийматрицный дешифратор, выполненныйна транзисторах, коллекторы которыхчерез адресные обмотки заземлены,а базы й эмиттеры подключены соот Оветственйо к базовым и змиттернымкоординатным шинам, которые через. резисторы подключены к шинам смещения, координатные ключи, выходы одних из которых соединены с змиттерными, а выходы других - с базовь 1 иикоординатными шинами, первый формирователь импульсов, выход которогосоединен с входами одних координатных ключей, и второй формирователь 20импульсов, введен развязывающий элемент, выполненный на импульсномтрансформаторе, концы первичной обмотки которого соединены с выходамивторого формирователя импульсов, а 25концы вторичной обмотки " с входамисоответствующих координатных ключей.На цертеже изображена схема блокаадресной выборки для запоминающегоустройства. зоБлок адресной выборки содержитматрицный дешифратор 1, вь 1 полненныйна транзисторах 2, коллекторы которых через адресные обмотки 3 заземлены, а базы и эмиттеры подключенысоответственно к базовым 4 и эмиттер-,ным 5 координатным шинам, которыечерез резисторы 6 и 7 подключены кшинам 8 и 9 смещения, координатныеключи 10 и 11, причем выходы ключей10 соединены с базовыми шинами, авыходы ключей 11 - с эмиттерными шинами, входы ключей 10 объединены исоединены с выходом первого формирователя 12 импульсов выходы второгоформирователя импульсов 13 подклю"цены к концам первичной обмотки им"пульсного трансформатора 14, концывторичной обмотки которого соединены с входами клюцей 10 и 11.Блок адресной выборки работает50следующим образом,Для выборки одного из транзисторов матрицы и подачи тока в соот-; ветствующую адресную обмотку 3 от крывается один из ключей 10 и один из ключей 11, После включения второ- го Формирователя импульсов 13, имею" . щего низкое выходное сопротивление, напряжением с вторичной обмотки импульсного трансформатора 14 начинается заряд входных емкостей транзисторов 2, подклюценных к вь,бранной базовой шине ч. При этом постоянные времени заряда входных емкостей всех транзисторов 2, кроме выбранного,остаютсл такими же, как в прототипе , Постоянная времени заряда входной емкости выбранного транзистора 2 существенно уменьшается, поскольку ее заряд происходит по цепи, состоящей из выбранных ключей 10 и 11 и низкого выходного сопротивления Формирователя импульсов 13, После завершения заряда входной емкости выбранного транзистора 2 включается первый формирователь 12, имеющий обычно высокое выходное сопротивление, Ток от Формирователя 12 протекает по цепи змиттер-коллектор выбранного транзистора 2 - выбранная адресная обмотка 3 - земля. Поскольку входная емкость выбранного транзистора 2 уже заряжена, то ответвление тока Формирователя 12 в цепь базы этого транзистора оказывается существенно меньше, цем в прототипе, Это позволяетполучать в адресной обмотке более крутой, цем у прототипа, Фронт тока.П р и м е р, Использования предлагаемого блока адресной выборки в запоминающем устройстве на цилиндри-. цеских магнитных пленках емкостью 2048 16-разрядных слов. Матричный дешифратор и ключи выполнены на матрицах транзйсторов 2 ТС 622 А, В кацестве формирователей импульсов используются формирователи вытекающего тока 169 АА 4. Сопротивления резисторов, связанных с базовыми и эмиттерными шинами составляют 1,2 кОм и 200 Ом. В предлагаемом блоке адресной выборки по сравнению с прототипом время заряда паразитной емкости выбранного транзистора уменьшено с 320 нс до 15 нс, а длительность переднего фронта адресного . тока уменьшена с 90 нс о 50 нс. Это позволяет увеличить ыстродействие запоминающего устройства в 1,4 раза. Кроме того, уменьшение длительности переднего фронта адресного тока приводит к увеличению в 1,8 разадо 7 мВамплитуды сигнала считывании, что позволяет повысить помехоустойчивость запоминающего устройства, расширить область устойци5 98208вой работы и применить серийно выпускаемый усилитель воспроизведения169 УИ 2,Формула изобретения Блок адресной вь 1 борки для запоминающего устройства, содержащий матричный дещиФратор, выполненный на транзисторах, коллекторы которых через адресные обмотки заземлены а базы и эмиттеры подключены соответственно к базовым и эмиттерным координатным шинам, которые через ре зисторы,подключены к шинам смещения, координатные ключи, выходы одних из которых соединены с эмиттерными, а выходы других " с базовыми координатными винами, первый Формирователь 26 импульсов, выход которого соединен с входами одних координатных ключей,3 би второй Формирователь импульсов,о т л и ч а ю щ и й с я тем, что,с целью повыщения быстродействияблока, в него введен развязывающийэлемент, выполненный на импульсномтрансФорматоре, концы первичной об"мотки которого соединены с выходамивторого Формирователя импульсов, аконцы вторичной обмотки " с входамисоответствующих координатных ключей,Источники инФормации,принятые во внимание при экспертизе1. Запоминающие устройства современных ЗЦВМ. Сб,статей под,ред.А.А,Крупского. М., нМир", 1968с. 177-196,2. Страхов В.Г., Бородкин В.М.Применение транзисторного дбшиФ"ратора:в запоминающих устройствахна тонких магнитных планках. "Вопросы радиоэлектроники", сер., ВТ,вцп; 1, 1971, с. 119-128 (прототип),ВНИИЙИ Государс яо делам 113035 ИоскваСоставитель А.ДерюгинТехредй.Гергель Корректор М,ВТираж 622 .Подписное твенного комитета СССР изобретений и открытий 3-35, Рауаская наб., д. 4/5