344442

Номер патента: 1389520

Опубликовано: 10.03.1997

Автор: Масленников

МПК: G06F 15/00

Метки: последовательный, процессор

1. Последовательный процессор, содержащий блок управления оперативным запоминающим устройством, блок управления постоянным запоминающим устройством, блок формирования адреса, блок управления внешним запоминающим устройством, счетчик команд, индексный регистр, блок модификации команд, блок приема прерываний, блок формирования констант сдвига, синхрораспределитель, дешифратор кода операции, коммутатор первого операнда, коммутатор второго операнда, блок умножения, регистр множителя, регистр и преобразователь последовательного кода в параллельный, первый управляющий выход процессора подключен к первому входу блока управления оперативным запоминающим устройством, первый выход преобразователя последовательного кода в параллельный подключен к...

Номер патента: 415675

Опубликовано: 15.02.1974

Авторы: Гармаш, Макаревпч

МПК: G06J 1/02

Метки: блок, интегрирующих, логических, машин, операций, цифровых

...СЯ,Оесли С,.)0, С,) О11, если С, ) О где С, = С;.1.1, С, - значение выходной величины узла накопления приращений в 1.м шаге решения; С,. - значение выходной величины сумматора подынтегральной функции в (1+ 1)-м шаге решения.Приращение подынтегральной функции(+ 1)-го шага решения (х 7 У 11+11) поступает одновременно на вход узла 1 накопления приращений, на вход экстраполятора 2 и узла 7 выходных приращений. В зависимости от знаков выходных величин узлов 1 и 3 в предыдущем шаге решения (С; и С, ) узел выходных приращений выходом узла 6 управляющих импульсов и потенциалов подготовлен к,выдаче выходного приращения этого же ( + 1)-го шага решения задачи, Одновременно с поступлением младшего разряда приращения подынтегральной функции (х 7...

Номер патента: 1596492

Опубликовано: 30.09.1990

Авторы: Дубровский, Филатов

МПК: H04Q 5/16

Метки: двоичных, комбинаций, обнаружитель, сигналов

...выходах ("Не равно") первого и второго анализаторов 6 и 22 одновременно присутствуют сигналы, та с выхода элемента И-НЕ 25 поступает сигнал на второй вход четвертого элемента И 28,. который сигнализирует об отсутствии выявления блока. При этом на выходе элемента И 28 в Фазе с сигналом "Меньше или равно нулю" счетчика 7 появляется сигнал, который сбрасывает счетчики 8 и 12 и устройство переходит в режим поиска первого блока заданной двоичной комбинации.Если происхадитвыявление следуюшего блока, то на выходе второго элемента И 14 появляется сигнал, который поступает на вход счетчика 12,Счетчик 12 при обнаружении каждого блока изменяет свое состояние, а анализатор 13 сравнивает содержимое счетчика 12 с.числом блоков, поступившим из...

Номер патента: 1817099

Опубликовано: 23.05.1993

Авторы: Голец, Захаров, Польский, Сивобород

МПК: G06F 15/00

Метки: длиной, информации, команд, переменной

...обработка предыдущей инструкциикоманд. Часть выходов блока памяти ко и новая конструкция через управляющуюманд используется для указания кода опе- магистраль 21 записана в регистр 3 инструк.рации АЛУ 5, другая часть используется для ции, По сигналу об окончании цикла форматуказания следующего адреса счетчик адре- данных из ОЗУ 12 за номером, указанным вса команд 2(СЧАК), если операция занимает инструкции и установленным на его адреснесколько циклов, а третья часть, смешива ных входах, считывается в регистр 13 форясь в блоке 4 микропрограммного управле- мата, В следующем состоянии счетчика 10ния с сигналами синхронизатора, операндов начальный адрес разряда первообеспечивает сигналы (микроприказы 22- го операнда из регистра 13 через...

Номер патента: 1617440

Опубликовано: 30.12.1990

Авторы: Верстаков, Лапинский, Малежин

МПК: G06F 9/22, G06F 9/34

Метки: команд, контроллер, памяти

...значения адреса происходит в регистре 5 по фронту сигнала МК,АЛБ При выполнении первого цикла происходит следующее: на выходе устройства присутствует команда О, происходит выборка из блока 1 памяти команды, при этом "Адрес 1" есть увеличенный на единицу "Адрес 0" последовательно вычисляются в АЛБ 4"Адрес 1+1", "Адрес 1 + смещение,где код смещения содержится в полекоманд переходов, увелйченное на единиц; значение адреса фиксируется врегистре 5, Сигналы, образующие полекода операции,в команде, содержащейся в РД 2, поступают на входыПЛМ 8, дешифрируются за время Т.ПЛМ,после чего на выходах ПЛМ появляютсясигналы, переключающие мультиплексор6. При этом, если код операции соответствует условному переходу, происходит также дешифрация...