Макаревпч

Номер патента: 415675

Опубликовано: 15.02.1974

Авторы: Гармаш, Макаревпч

МПК: G06J 1/02

Метки: блок, интегрирующих, логических, машин, операций, цифровых

...СЯ,Оесли С,.)0, С,) О11, если С, ) О где С, = С;.1.1, С, - значение выходной величины узла накопления приращений в 1.м шаге решения; С,. - значение выходной величины сумматора подынтегральной функции в (1+ 1)-м шаге решения.Приращение подынтегральной функции(+ 1)-го шага решения (х 7 У 11+11) поступает одновременно на вход узла 1 накопления приращений, на вход экстраполятора 2 и узла 7 выходных приращений. В зависимости от знаков выходных величин узлов 1 и 3 в предыдущем шаге решения (С; и С, ) узел выходных приращений выходом узла 6 управляющих импульсов и потенциалов подготовлен к,выдаче выходного приращения этого же ( + 1)-го шага решения задачи, Одновременно с поступлением младшего разряда приращения подынтегральной функции (х 7...