Устройство для контроля последовательности хода программ

(5)5 0 06 САНИ О К АВ тики ЛЕ(3 ь ц ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР КОМУ СВИДЕТЕЛЬСТВУ(71) Институт техничеСкой киберАН БССР(56) Авторское свидетельство СССРВ 1242967, кл. 6 06 Е 11/28, 1986.Авторское свидетельство СССРМ 1300479, кл. 6 06 Р 11/28, 1987,(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПДОВАТЕЛЬНОСТИ ХОДА ПРОГРАМ 1675891 А 1(57) Изобретение относится к вычислительной технике, в частности к средствам функционального контроля устройств управления. Устройство предназначено для автоматического обнаружения ошибок, вызванных искажением заданной программой последовательности команд, Целью изобретения является повышение достоверности контроля эа счет генерации уникальных признаков команд. Устройство содержит блок 1 памяти эталонов, блок 2 сравнения, генератор 3 контрольных признаков, блок 4 памяти коррекции, блок 5 управления. 4 ил.20 иия (УУ) ЗВМ предлагаемое уст,ройствовклочается следуощим образом, Адресныйвход 6 устройства подключается к адресной 30 Изобретение относится к автоматике и вычислительной технике, в частности к устройствам контроля ЗВМ, и может быть использовано при построении устройств программного и микропрограммного управления с высокой достоверностью функционирования.Целью изобретения является повышение достоверности контроля за счет генерации уникальных признаков команд, обеспечивающей заданное распределение признаковпо командам программ.На фиг. 1 приведена структурная схема предлагаемого устройства: на фиг, 2 и 3 - примеры реализации генератора контрольных признаков; иа фиг, 4 примеры реализации формирователя сигналов управления.Устройство для контроля последовательности хода (фиг. 1) программ содержит блок 1 памяти эталоне в, блок 2 сравнения, генератор 3 контрольных признаков, блок 4 памяти коррекции, формирователь 5 сигналов управления, адресные входы 6 устройства, вход 7 синхронизации и вход 8 условия перехода, группу 9 информационных входов устройства и выход 10 ошибки, В контролируемое устройство управлешине УУ ЭВМ. На вход 7 подается сигнал системой синхронизации. Вход 8 УстРОйСтва СОЕдиияютСЯ С Входом УСлоВия микросхемы формирэвателя адоеса микрокомаиды (например, вход СС кода условия БИС К 1804 ВУЧ)Группа 9 информационных входов устройства - это входы выбора режима соединения со служебным полем, выделяемым в микрокоманде для управления режимами работы устройства. Выход 10 ошибки устройства может соединяться с входом системы прерывания либо выводится иа индикацию.Содержание блоков памяти эталонов 1 памяти коррекции 4 Определяется следуощим образом, Граф-схема программы разбивается иа линейные участки, Проводится произвольно отображение полученных участков на один период генератора контрольных признаков так, что различным участками соответствуют различные непересекающиеся подпоследовательности в периоде генератора, Таким образом, каждой команде ставится в состветствие индивидуальный признак, Эти признаки составляют содержанйе блока 1 памяти эталонов. В местах завер аления одного линейного участка и начала другого признаку последней команды участка соответствует 51015 40 д 5 50 нЬ признак следующей команды, принадлежащей другому участку, В начале каждого линейного учаСтка признаку предшествующей команды соответствует признак первой команды нового участка, Оба последние соответствия зафиксированы в блоке 4 памяти коррекции. Блок 1 памяти эталонов может быть выполнен, например, на БИС К 54 РТ 1, К 537 РЕ 1, память коррекции может строиться иа этих же микросхемах либо на ПЛМ, например К 566 РТН, К 556 РТ 2, Блок сравнения может быть выполнен на элементах равнозначности, выходы которых собраны на схеме ИЛИ и сиихроиизируются с помощью схемы И,Генератор контрольиь 1 х признаков выполняет генерацию периодической последовательности. Период генерации должен быть равен количеству команд в контролируемых программах. Генератор должен иметь возможность работать в режимах собственно генерации и параллельной установки состояния.Генерация контрольных признаков команд может выполняться различными техническими структурами. Главными требованиями в данном приложении являются возможность обеспечения заданного периода генерации и простота перевода генератора в исходное состояние,Пример генератора контрольных признаков, построенного иа базе циклического сдвигового регистра с обратными связями, приведен на фиг. 2, По этой схеме генератор контрольных признаков содержит инвертор 11, пять схем 2 И-ИЛИ 12-15, пять триггеров 16-20, сумматор 21 по модулю два.Данная структура описывается характеристическим полиномом вида р(х) =5.- 2=х С+) х г+)1 и является генератором М-последовательности с периодом Т = 2 - 1.5 Импульсы синхронизации управляют сдвигом информации между запоминающими элементами А 1 - А 5 регистра, Вход выбора режима определяет источник входных сигналов А - либо это элемент Аь 1-1, либо параллельный вход регистра.Пример генератора контрольных признаков, построенного на базе двоичных четырехраэрядиых счетчиков, приведен на фиг, 3. По этой схеме генератор контрольных признаков содержит счетчики 22 - 24. Каскадное наращивание обеспечивает необходимый период генерации, Счетный вход счетчика соединен с выходом синхронизации формирователя 5 сигналов управления, задавая такт генерации,На фиг. 4 даны два примера структуры формирователя сигналов управления.Формирователь сигналов управления, выполненный по первой структуре, содержит дешифратор 25, три элемента И 26 - 28, инвертор 29 и два элемента ИЛИ 30 и 31.Формирователь сигналов управления, выполненный по второй структуре, содержит дешифратор 32, три элемента И 33 - 35,инвертор 36, элемент ИЛИ 37, два элемента38 и 39 задержки и КЯ-триггер 40,10 Формирователь сигналов управления задает режим работы генератора контрольных признаков в зависимости от обрабатываемой конфигурации граф-схемы алгоритма и от принятого при ее кодировании подхода и может быть выполнен на 15 стандартных микросхемах, например, серии К 155. Формирователям сигналов управления на фиг. 4 а и б соответствуют различные способы кодирования граф-схе 20 мы алгоритма в ветвлениях по внутреннему условию, Внутренним называется условие ветвления, формируемое и анализируемое внутри схем формирователя адреса микро- команды, Примером микроинструкций, использующих внутреннее условие,являются микроинструкции ЯРСТ, ВЕСТ БИС К 1804 ВУЧ, анализирующие состояние внутреннего счетчика "СООИТЕВ", В соответствующих условных вершинах можно 30 применить различные способы кодирования, Например, в ветвь обратной связи вводится дополнительная команда. Обоим последовательностям команды ветвления присваивается одинаковое значение контрольного признака, При переходе на дополнительную команду выполняется параллельная коррекция генератора как при переходе на новый участок. Такой подход реализуется структурой, изображенной 35 на фиг. 4 а. 40 При другом подходе переход к команде ветвления по внутреннему признаку сопровождается ее контролем и блокировкой сигнала синхронизации на все время 45 пребывания в цикле. Тем самым контроль программы в цикле блокируется, Выход из цикла сопровождается снятием блокировки и возобновлением контроля. Описанный подход реализуется структурой, изображенной на фиг, 4 б. В обоих случаях имеются 50 неконтролируемые участки программы, появление которых вызвано отсутствием необходимой информации.Структура формирователя 5 сигналов ритмом кодирования команд программ и дисциплиной их контроля. На фиг. 4 а представлена структура, обеспечивающая коррекцию признака при завершении линейного участка; коррекцию признака управления определяется принятым алго при ветвлении по внешнему (или наблюдаемому условию) как в случае выполнения, так и в случае невыполнения условия.В соответствии с количеством обрабатываемых ситуаций вход выбора режима двухразрядный. Каждой ситуации соответ.ствует выход дешифратора режима, Первая и вторая схемы И и первый инвертор служат для проверки состояния логической переменной в ветвлениях, Вторая схема И.-НЕ и третья. схема И предназначены для формирования задержки сигнала на переключение генератора 3 контрольных признаков в режим параллельной установки. Чтобы данная структура была работоспособна на циклических участках программ с циклом в один .такт, в ветви обратной связи таких циклов необходимо вводить дополнительные операторные вершины.На фиг. 46 представлена структура, в которой предусмотрена блокировка контроля на время нахождения в цикле. Для этого введен триггер блокировки, устанавливаемый в команде ветвления. Задержка его установки обусловлена необходимостью контроля перехода в команду ветвления. Блокировка сохраняется все времяисполнения цикла и снимается сразу же по выходе из него кодом режима, формирующим на пятом выходе дешифратора режим сигнал сброса триггера блокировки. При этом в генераторе 3 контрольных признаков зафиксирован признак зацикленной команды.Рассмотрим работу устройства на линейном участке программы.Движению по любому линейному участку соответствует уникальная последовательность кодов команд. При этом на входы 9 выбора режима устройства с регйстра микрокоманд контролйруемого микропроцессорного изделия поступает код, на основании которого формирователь 5 сигналов управления сигналом на своих выходах управления устанавливает генератор 3 контрольных признаков в режим последовательной генерации. Сигнал системной синхронизации с входа 7 устройства через формирователь 5 сигналов управления поступает на вход синхронизации генератора 3 контрольных признаков, Таким образом, на каждом такте работы устанавливается его новое значение. Адрес исполняемой команды поступает на входы 6 устройства, соединенные с адресными входами блока 1 памяти эталонов. Следовательно, на входах блока 1 формируются контролируемый и эталонный признаки, которые сопоставляются в нем в течение времени, определяемого действием сигнала синхронизации на соответстзующем входе блока 2 сравнения.г 10 15 20 30 40 45 50 При завершении линейного участка устройство работает следующим образом, В последней команде участка на входы 9 выбора режима поступает код, определяющий режим контроля и подстаойки, При этом сигнал системной синхронизации с входа 7 устройства через формирозатель 5 сигналов управления поступает на входы синхронизации генератора 3 контрольных признаков и блока 2 сравнения, Тем самым формируется контрольный признак госледней команды участка в генераторе 3 контрольных признаков и выполняется его сопоставление с эталоном е течение положительного уровня сигнала синхронизации на соответствующем входе блока 2 сраенения, Во второй полонине такта синхронизации на выходе формирователя 5 сигналов управления через интервал времени, необходимый для контроля текущего прйэнака команды и определяемый задержкой, задаваемой е формирователе 5 сигнагов управления, формируется код, который переводит гене. ратар 3 контрольных признаков в режим параллельной устачоеки. Текущий признак последней команде участка с выхода гене ратора 3 контрольных признаков поступае 1 на адресные входы второго блока 4 памяти коррекции. На его выходе установлен кад, равный признаку команды, следующей за командой ветвления, При переключении ге. нератора 3 контрольных признаков в режим параллельной установки этот ко,. фиксируется в нем, подготавливая устройство к работе на другом линейном участке, В зтс время разрешающий уровень на входе синхронизации блока 2 сравнения отсутствует,поэтому несовпадение эталонного када с выхода блока 1 памяти эталонов с установленным признаком следующей команды на выходе генератора 3 контрольных признаков не сопровождается появлением сигнала на выходе 10 ошибки устройства,Рассмотрим работу ус грайстеа в логических вершинах программы, Если логическая переменная является внешней для формирователя адреса команд микропроцессорного изделия, она доступна для наблюдения средствами контроля. В зависимости от принятого способа описания граф-схемы алгоритма переход с одного линейного участка не другой может выполняться либо по выполнению, либо по невыполнению условия, При этом в соответствующем поле логической команды устанавливается признак ветвления по внешнему условию, поступающий через входы 9 выбора режима устройства на формирователь Б сигналов управления, Тогда е формирователе 5 сигналов управления на основании воспринятых кодов может быть сформирован сигнал коррекции, В течение первой половины такта системной синхронизации выполняются формирование и контроль признака логической команды. В течение второй половины такта, определяемой задержкой сигнала режима параллельной установки в формирователе 5 сигналов управления, выполняется коррекция генератором 3 контрольных признаков по описанной схеме,Для выполнения ветвления по внутреннему ненаблюдаемому условию используется следующий подход, Обоим командам, следующим за логической, присваивается одинаковое значение признака, т.е, данная логическая команда воспринимается средствами контроля как обычная команда линейного участка. Однако одна из последующих команд, соответствующих новому линейному участку, оформляется как последняя команда некоторого участка. В ней выполняется контроль и коррекция признака.Контроль циклических участков программы зависит от вида логического условия и количества команд в ветви обратной связи программы. При достаточной длине ветви она может контролироваться как отдельный независимый линейный участок программы, Для коротких ветвей обратной связи (особенно для циклов в одну команду) может применяться введение дополнительных вершин для коррекции признаков, Если такое введение нецелесообразно в связи со снижением быстродействия микропроцессорного иэделия, можно применять иной подход, В вершине ветвления код режима на входе устройства, поступающий в формирователь 5 сигналов управления, устанавливает режим, согласно которому после формирования и контроля признака команды блокируется поступление сигналов синхронизации на соответствующие входы генератора 3 контрольных признаков и блока 2 сравнения с задержкой формирователем 5 сигналов управления. Тем самым на все время нахождения программы в состоянии циклического выпаления команды контроль блокируется. Выход из цикла сопровождается снятием блокировки соответствующим кодом на входе 9 выбора режима устройства,Формула изобретения Устройство для контроля последовательности хода программ, содержащее блок памяти эталонов, генератор контрольных признаков, блок сравнения, причем группа адресных входов блока памяти эталонов является группой адресных вхоцов устройст-.ва, группа выходов блока памяти эталонов соединена с первой группой информационных входов блока сравнения, о т л и ч а ющ е е с я тем, что, с целью повышения достоверности контроля за счет генерации уникальных признаков команд, в устройство введены блок памяти коррекции и формирователь сигналов управления, причем вход синхронизации формирователя сигналов управления является входом синхронизации устройства, вход условного перехода формирователя сигналов управления является входом условного перехода устройства, информационный вход формирователя сигналов управления является информациОт блока Ч онным входом устройства, выход синхронизации формирователя сигналов управления соединен с входами синхронизации генератора контрольных признаков и блока срав нения, вторая группа информационныхвходов которого и группа адресных входов блока памяти коррекции соединены с группой выходов генератора контрольных признаков, вход режима которого соединен с 10 выходом режима формирователя сигналовуправления, группа выходов блока памяти коррекции соединена с группой информационных входов генератора контрольных признаков, выход блока сравнения является 15 выходом ошибки устройства.Ъ1675891 рректор Л. Бески Редакт нэ аказ 3004 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открцтиям 113035, Москва, Ж, Раушская наб., 4/5 гкнт ссс изводственно-издательский комбинат Патент, г. Ужгород, ул.гагарина, 1 Зо Я Составитель Н. ПостовоТехред МЯоргентал Выхад режона РГУ 5 Вьаод ситроНцЗации Вьцод режима фсц 5