Цифровой накопитель

Номер патента: 387363

Опубликовано: 01.01.1973

Автор: Торошелидзе

МПК: G06F 7/50

Метки: входа, комбинационный, сумматор, три

...стабилитрон 4 проходит ток смещения 5 102 - 1 стз, где 1 оо при помощи резистора 7 иисточника питания - Е выбран так, чтобы 1 вх 2+102 С 1 п 2, ГдЕ 1 п 2 ПИКОВЫЙ тОК туННЕЛЬ- ного диода 2, который будет переключаться при наличии сигналов на двух ц более вхо- О дах: 21 вх 2+1 о 2)1 п 2, а в туннельном диоде 3при помощи резистора б и стабилитрона 5 будет проходить ток 1 оз такой величины, чтоб он переключался при условии 1 оз+1 вхп )1 пз, где 1 оз=21 н, т. е. туннельцый диод 3 будет 5 переключаться при наличии сигналов при од,ном и более входах.При подаче на одну из шин одного отрицательного стацдартного импульса туццельцый диод 2 переключиться це может, а тунцель- О ный диод 3 переключится в высоковольтное./9 Изд. М 733 Комитета по...

Номер патента: 894796

Опубликовано: 30.12.1981

Автор: Рябцев

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

...матрицы Адамара образуют как результат проверки а четность разрядов Кода адреса строк, при этомперебираются проверки всех разрядов кодаадреса строк во всех сочетаниях.Устройство работает следующим образом.При использовании устройства для контроляполупроводникового блока памяти емкостью16 кбит,собранного из четырех микросхем па.мяти емкостью 4 кбит, для выбора конкрат.ной микросхемы памяти используют, разрядыкода адреса а, и аг, Контроль осуществляютв два этапа. Вначале в проверяемый блок 5записывают код, полученньщ путем преобразования младших разрядов кода адреса в кодматрицы Адамара, сложенный по модулю двас первым старшим разрядом кода адреса а,.По программе блока 1 блок 2 формиру.ет код адреса, который поступает на вход бло:ка 5,...

Номер патента: 824207

Опубликовано: 23.04.1981

Авторы: Ахметов, Гусев, Пелевин, Цветков

МПК: G06F 7/548

Метки: вычисления, функций

...устройства, где,вырабатываютсяфункции синуса и косинуса о которые поступают в блок 5 умножителей,как адни из сомножителей. Входные переменные Хи У в виде параллельно-.го двоичного кода поступают на входы1 и 2 и блок 3 сдвига, в кото 6 ом происходит сдвиг переменных Х и У влево до появления старшей значащейединицы, наибольшей из входных пе, ременных Х, и У в старшем разряде,при этом число сдвигов входных переменных .одинаково. Так, например, если Х=О 0001010, У=00100110, то на выходе блока 1 сдвига получаем сдвинутые коды .входных переменных Х=00101000 У 10011000 ф тлеХф ХУ, =У,2 где К=2,Далее сдвинутые коды входных переменных.Ха и Уц поступают черезкоммутатор 4 на вход умножителей 5,как вторые сомножители. В блоке 5 умножителей...

Номер патента: 649163

Опубликовано: 25.02.1979

Авторы: Красуцкий, Лобанов, Шашин, Шутов

МПК: H04B 7/12, H04L 27/14

Метки: адаптивной, демодуляции, разнесенной, сигналов, телеграфии, частотной

...в тех трактах, где сигнал оказывается больше помехи.С выхода квадратора 3 напряжение подается одновременно на регулируемый усилитель 8 и в тракт измерения уровня помех, вырабатывающий управляюшее напряжение для регулируемого усилителя 8. Коэффициент передачи этого усилителя обратно пропорционален управляющему напряжению и соответственно уменьшается с ростом помехи в данном тракте.Тракт измерения уровня помех включает в себя управляемый амплитудный детектор помех 4, имеющий второй вход запрет детектирования, соединенный с триггером 16 прямо или через инвертор 17. Благодаря такой обратной связи детектирование происходит лишь в моменты пауз в сигнале, и выходное напряжение детектора зависит лишь от уровня помех на выходе квадратора...

Номер патента: 687457

Опубликовано: 25.09.1979

Авторы: Бугаев, Шиняев

МПК: G07C 15/00

Метки: генератор, импульсов, последовательностей, псевдослучайных«

...вторым входом второго регистра сдвига,третий вход которого соединен с выходом шиф ратора. На чертеже дана структурная схема генератора, Генератор псевдослучайных последовательное. тей импульсов содержит генератор 1 тактовых 25 импульсов, триггер 2, регистр 3 сдвига, сумматор 4 по модулю два, другой регистр 5 сдви. га, коммутатор 6 и шифратор 7.Выход сумматора по модулю два является выходом генератора. Выходы генератора 1 соедиЗО иены со входом триггера 2, выходы которого соединены со входами регистров З.и 5, выходы которого соединены со входом сумматора 4, Выходы коммутатора 6 соединены со входами регистров 3 и 5 и шифратора 7, выход 35 которого соединен со входом регистра 3.В исходном состоянии с помощью коммута. тора 6...