Кухников

Номер патента: 1383491

Опубликовано: 23.03.1988

Авторы: Волков, Кухников, Некрасов, Новиков

МПК: H03K 23/00

Метки: накопитель, цифровой

...выход 6 сумы, тактовый вход 7, вход 8 программиования емкости и информационный вход 9 Накопителя.Цифровой накопитель работает следук цим образом.Сумматор 2 суммирует значения входного кода К, поступающего с информационного рхода 9, с кодом, который хранится в ре 1 истре 1. С приходом тактового импульса на тактовый вход 7 результирующее значение с выхода сумматора 2 записываетя в регистр 1. На вход 8 программирования емкости накопителя подается код Нрограммирования емкости М, который не превышает значения К (М - К). При превышении на выходе сумматора 2 результирующего значения емкости накопителя 2" - М, 1 де М - количество двоичных разрядов Накопителя, на выходе переноса сумматора 3 возйикает сигнал переполнения, когорый...

Номер патента: 1226441

Опубликовано: 23.04.1986

Авторы: Карасев, Корнеев, Кухников, Минкович, Пучков, Собакин, Таубкин, Усманов

МПК: G06F 7/02

Метки: числа, экстремального

...с выходом 33, полностью определяется состоянием выхода мульти плексора 27Если же на входе 31поддерживается состояние логического0, то сигнал на его выходе зависитот состояния выхода элемента ИЛИ-НЕ5 132 предыдущего канала 1, Если навыходе элемента ИЛИ-НЕ 32 предыдущего канала 1 состояние логического"0", то первый элемент ИЛИ-НЕ 29данного канала 1 блокируется логической "1" с выхода элемента ИЛИ-НК30, т.е, состояние его выхода независит от выхода мультиплексора 27.,а выход элемента ИЛИ-НЕ 32 данногоканала 1 повторяет состояние выходаэлемента ИЛИ-НЕ 32 предыдущего канала 1 и блокирует все последующиеканалы 1. Если же на входе элементаИЛИ-НЕ 32 предыдущего канала 1 логическая " 1", то сигнал на выходеэлемента ИЛИ-НЕ 29 данного канала...

Номер патента: 1119173

Опубликовано: 15.10.1984

Авторы: Корнеев, Кухников, Сидоров

МПК: H03K 19/094

Метки: выходной, каскад, синхронный

...8 и 9 подключены к тактовому входу 15 устройства и ко входу первого элемента задержки 6, второй вход первого логического элемента 8 подклю" чен к выходу второго элемента задержки 7 и, ко входу дополнительного инвертора 16, выход которого подключен к затвору второго фиксирующего МОП-транзистора 4, второй вход второго логического элемента 9 подключен к выходу инвертора,Синхронный логический элемент 1 реапизован на МОП-транзисторах 17 и 18 дополняющего типа и на МОП-транзисторах 9.1-19 .и, тип которых аналогичен типу МОП"транзистора 8, Истоки дополняющих МОП-транзисторов 7. и 18 подключены соответственно к шине питания 20 и общей шине 21. Затворы МОП-транзисторов 19 .1- 19 . и подключены соответственно ко вхо" дам 22.1-22. и...

Номер патента: 982200

Опубликовано: 15.12.1982

Авторы: Волков, Кухников, Сидоров, Травкин

МПК: H03K 23/02

Метки: делитель, управляемый, частоты

...4 и блока 8.Выходной сигнал делителя 4 поступает на выход 7 устройства, на вход счетчика 3, для установки исходного состояния, на вход блока 6 для формирования сигнала дробности в следующем цикле деления и, наконец,4на вход блока 8 для его запуска в случае наличия сигнала дробности, поступившего от блока 6 в предыдущем цикле работы устрой. ства, Выходной сигнал счетчика 3, возникающий после установки счетчика в состояние, отличное от нуля, поступает на соответствующий вход блока 8 для его запуска в случае отсутствия сигнала дробности, либо для подтверждения запуска в случае наличия сигнала дробности. Выходной сигнал блока 8 определяет режим работы делителя 1 с меньшим коэффициентом деления либо с коэффициен. том пересчета на единицу...