Система для программного управления электроавтоматикой

(56) 1. Авторское свидетельство СССР 9 11.72455, кл. С 06 Р 15/00, 1984.2. Авторское свидетельство СССР по заявке Р 4187151/24,кол. С 05 В 19/18 28.07.87 (прототип).3, Коффрон Дж; Технива микропроцессорных си1983, с. 43, 49., 4. Алексенко А.Г., Горидин А.А, Иванников А.Д, Проектирование радиоэлектронной аппаратуры на микропро" цессорах. М.; Радио и связь, 1984, с. 11, 109-110, 129. ческие средстстем. И.: Мир,Мещ 4 Сл М УПРАВ(57 втомаи може тикбыт мно мов тен ных элек зобретени етен плин носится к автоматике технике и может быть кропроцессорных сисрограммной реализаалгоритмов электроычислительной использовано втемах АСУТП для ции правляющ печек ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГННТ СССР ОПИСАНИЕК АВТОРСКОМУ Сви СИСТЕМА ДЛЯ ПРОГРАММНОГОЭЛЕКТРОАВТОМАТИКОЙИзобретение относится ки вычислительной техникеиспользовано в микропроцистемах АСУТП для програзации управляющих алгорнроантоматики. Цель изобр автоматики.Цель изобретения - расшиласти применения за счет оФункций диагностирования,2расширение области применения. Систе- ма,содержит программный блок, тактовый генератор, системный контроллер, буфер адреса, дешифратор адреса памяти, постоянную память, оперативную память, шинный формирователь памяти, дешифратор адреса устройств ввода/вывода, регистр, шинные формирователи ввода/вывода, шинный формирователь ввода, шинные формирователи младшего адреса и старшего адреса, шинные формирователи записи и управления, дешифратор, мультиплексор, триггер, первый - шестой элементы ИЛИ, первый - третий элементы И, одновибратор, элементы задержки, вход готовности, вход сброса, вход чтения/записи, выходы управления и ожидания, первую - четвертую группы информационных входов, первую и вторую группы информационных выходов, выход запрета, вход запроса. Новыми элементами системы являются дешифратор, мультиплексор, пятый элемент ИЛИ, шестой элемент ИПИ. Введение новых элементов позволяет расширить область применения системы путем введения дисциплины ускоренного пере", хода по критическим дугам .графа управления. 2 ил.,табл. Сущность иэобр ия заключается во введении дисци ы ускоренного перехода по критическим дугам графа управления,Суть предложенной новой дисциплины состоит в следующем: в постоянной Фиксации текущего внутреннего состоя ния алгоритма управления на регистре по окончанию цикла обработки входных32899 20 45 50 55 19 1 г вый и второй тактоззые выходы, выход готовности и выход сброса тактового генератора соединены соответственно с первым и вторым тактовыми входами, Входом готовности и входом сброса программного блока, а входы готовноти и сброса тактового генератора вляются входами готовности и сброса истемь, вторая группа информационных ходов/выходов системного контроллеа является шиной даннь;х системы и оединена с входами/выходами шинного ормирователя памяти, входами региста, входами/выходами шинного формироателя ввода/вывода, входами/выходашинного формирователя ввода и вхоами/выходами шинного, формирователя аписи, управляющие выходы системного онтроллера являются шиной управления истемы, первый и второй входы разешения буфера адреса соединены с управляющим выходом подтверждения ахвата программного блока, выходы уфера адреса являются шиной адреса истемы и соединены с адресными вхоами блоков постоянной и оперативной ,амяти, с информационными входами ешифратора адреса памяти и дешифраора адреса устройств ввода/вывода,выходами шинных формирователей младшего адреса истаршего адреса,ервый выход дещифратора адреса памяти соединен с первым входом второо элемента ИЛИ и первьм и вторым ходами разрешения блока постоянной амяти, выходы которогс объециненывыходами блока оперативной памяти Й соединены с входами ззинного формирователя памяти, второГ выход дешифратора адреса памяти сс единен с. входом разрешения блока оп еративной паМяти и вторым входом второго элемен-та ИЛИ, выход которого соединен с Первым входом разрешенная шинного формирователя памяти, выходы которого соединены с информационными входами блока оперативной памяти, вход записи которого соединен с разрядом записи шины управления, втсрой вход разрешения шинного формирователя памяти соединен с выходом приема программного блока, первый выход дешифратора адреса устройств ввода, вывода соединен с первым входом разрешения шинного формирователя ввода, второй вход разрешения которого соединен с разрядом ввода шины управлез 1 ия системы, группа выходов дешифра"ора адреса 5 10 15 , 20 25 30 35 40 устройстзз ввода/вывода соединенапервыми разрешающими входамз; шинногоформирователя вода/вывода, вторь 1 еразрешающие входы которого соединеныс разрядом ввода шины управления системы, первая группа информационныхвыходов регистра является второйгруппой информационных выходов системы, а вторая группа информационныхвыходов регистра соединена с первойгруппой входов мультиплексора и свторой группой входов шинного формирователя ввода/вывода, перрая группавходов которого является первой группой информационных входов системы, авыходы являются первой группой информационных выходов системы, первый выход шинного формирователя управлениясоединен с разрядом чтения памяти шины управления системы, а второй выход - с разрядом записи в память и спервым и вторым входами разрешенияшинного формирователя записи, входыкоторого являются третьей группойинформационных входов системы, выходтриггера соединен с входом захватапрограммного блока и первым входомпервого элемента И, второй вход кото.рого соединен с выходом подтверждения захвата программного блока, авыход соединен с первыми и вторымивходами разрешения шинных формирователей младшего и старшего адресови с входом одновибратора, выход кото-рого соединен с первыми входами второго и третьего элементов И, является выходом управления системы и соединен с входом первого элемента задержки, выход которого соединен свозвратным входом триггера, первый ивторой входы первого элемента ИЛИсоединены соответственно с разрядамичтения памяти и записи в память шины управления системы, а выход соединенс входом разрешения дешифратора адреса памяти, первый и второй входытретьего элемента ИЛИ соединены соответственно с разрядами ввода и вывода шины управления системы, а выход -с входом разрешения дешифратора адреса устройств ввода/вывода, выход четвертого элемента ИЛИ соединен с первым и вторым входами разрешения шинного формирователя управления, вьгходвторого элемента И соединен с первыми входами шинного формирователя управления и четвертого элемента ИЛИи с входом второго элемента задержки,21 1532 выход третьего элемента И соединен с вторыми входами шинного формирователя управления и четвертого элемента ИЛИ, второй вход второго и второй инверсный вход третьего элементов И объединены и являются входом чтения/записи системы, о т л и ч а ю ш а я с я тем, что, с целью расширения области применения системы, в нее введены дешифратор, мультиплексор, пятый и шестой элементы ИЛИ, причем вход разрешения дешифратора соединен с вторым тактовым выходом тактового генератора, первая группа входов дешифратора соединена с второй группой информационных выходов регистра, вторая группа входов дешифратора и входы шинного формирователя ввода и шинного формирователя младшего адреса объединены и являются второй группой инфор 89922мационных входов системы, в ход дешиФратора является выходом запретасистемы и соединен с адресным входоммультиплексора и с первым входом пятого элемента ИЛИ, выход которогосоединен с установочным входом триггера, а второй вход является входомзапроса системы, выходы мультиплексо- Ора соединены с входами шинного формирователя старшего адреса, вторая группа информационных входов мультиплексора является четвертой группой информационных входов системы, первыйи второй входы шестого элемента ИЛИсоединены соответственно с вторым выходом дешнфратора адреса устройствввода/вывода и выходом второго элемента задержки, выход шестого элемента ИЛИ соединен с входом синхронизации регистра,1532899 ыг че едактор Е.Крупк орректор Л,Патай 2 Тираж 788 Подписноерственного комитета по изобретениям и открытиям при ГКНТ СС113035, Москва, Ж, Раушская наб д. 4/5 водственно-издательский комбинат Патент, г, Ужгоро П ул, Гаг Заказ 8098/5 ВНИИПИ Госуд Составитель О. Техред М,Дидыксигналов состояния эле троавтоматики;в дешифрации кода вершин и весов дугграфа управления дешиф;оратором, инийиирующим ускоренный переход; в выводе управляющих сигналов на регистр5в процессе прямого доступа в памятьпо сигналу дешифратора с учетом текущего внутреннего состояния, зафиксированного в регистре. ОРа фиг. 1 представл эна функциональная схема системы для программного управления электроаатоматикой;на фиг. 2 - временная диаграмма ееработы,5Система для программного управления электроавтоматикой содержит программный блок 1, имеющими первый и вгорой тактовые входы 1,1 и 1.2, входготовности 1.3, вход сброса 1,4, выход синхронизации 1,5, выходы адреса1,6, выходы/входы данных 1,7, выходыуправления 1.8, содержащие выход1.8. приема, выход 1.3,2 подтверж,дения захвата, вход 1.9 захвата; тактовый генератор 2, имеющий вход 2синхронизации, первыи : второй тактовые вьходы 2,2 и 2,3, выход готовности 2.4, выход сброса 2.5 и выходсистемного сброба 2,6; системныйконтроллер 3, имеющий выходы/входыданных 3,1, являющиеся шиной данныхсистемы, выходы управления 3,2, являющиеся шиной управления системыи содержащие в свою очередь выход3.2.1 чтения памяти, выход 3.2.2 записи в память, выход 3,2.3 ввода,,выход 3.2.4 вывода; буфер 4 адреса,имеющий выходы 4.1, являющиеся шинойадреса системы; дешифратор 5 адреса40памяти, имеющий выход 5,1 подключе ния блока постоянной памяти и выход5,2 подключения блока оперативнойпамяти; .блок 6 постоянной памяти,блок 7 оперативной памяти, шинный45формирователь 8 памятд, дешифратор 9адреса устройств ввод; /вывода, имеющий первый выход 9.1, второй выход9.2 и группу выходов 5,3", регистр 10;шинный формирователь 11 ввода/вывода; шинный Формироватль 12 ввода;50шинный формирователь 13 младшего адреса; шинйый формирователь 14 старшего адреса; шинный 15 Формировательзаписи, шинный Формирователь 16 управления; дешифратор 17; мультиплек ор18, триггер 19, первый - шестой элементы ИЛИ 20-25; первый - третий элементы И 26 - 28; одновибратор 29, перный 30 и второй 31 элементы задержки; вход 32 готовности, вход 33 сброса, вход 34 чтения/записи; выход 35 управления; выход 36 ожидания; первую группу информационных входов 37, содержащую подгруппу 37,1; вторую груп-. пу информационных входов 38; третью группу информационных входов .39; четвертую группу информационных входов 40; первую группу информационных выходов 41, вторую группу информационных выходов 42; выход 43 запрета;вход 44 запроса.Назначение основных элементов системы.Программный блок 1 предназначен для выполнения программы, т,е, последовательности команд, используемой для реализации алгоритма управления; для управления шинами микропроцессорный системы. Программный блок 1 воспринимает внешние тактовые сигналы, а также сигналы управления и генерирует сигналы адреса 1.6, данных 1,7 и управления 1,8, 36. Программный блок 1 может быть реализован например, на стандартной интегральной микросхеме КР 580 ИК 80 А (зарубежный аналог 8080 А).Тактовый генератор 2 предназначен для формирования сигналов синхронизации программного блока 1, системного контроллера 3 и системных сигналов сброса и готовности.Системный контроллер 3 предназначен для формирования шины управления 3.2 системы и для организации двунаправленной передачи данных по шине данных 31,Буфер 4 адреса предназначен для формирования шины адреса 4.1 и отключения ее при активизации сигнала 1.8.2 путем перевода в высокоимпедансное состояние своих выходов/входов.Дешифратор 5 адреса памяти предназначен для дешифрации по разрешающему сигналу с выхода элемента ИЛИ 20 адресной информации на шине адреса 4,1 для подключения по входам выбора кристалла, либо блока 6 постоянной памяти (по выходу 5,1), либо блока 7 оперативной памяти (по выходу 5,2),Блок 6 постоянной памяти предназначен для хранения неразрушаемых при выключении питания программ и данных, в том числе программы-диспетчера для загрузки оперативной памяти и программы управления электроавтоматикой, а5 15 также для выдачи этой информации в режиме чтения памяти (прямого доступа в память).Блок оперативной памяти 7 предназначен для записи и хранения программ и данных только во время работы системы. При записи активированы сигналы разрешения и записи, а при чтении - только сигнал разрешения, Информация из блока 7 оперативной памяти выдается в режиме чтения или прямого доступа в память. В режиме захвата (прямого доступа в память) может также и записываться информация в блок 7 оперативной памяти.Шинный формирователь 8 памяти предназначен для повышения нагрузочной способности шины данных 3.1 и для обеспечения подключения к ней блоков постоянной 6 и оперативной 7 памяти.При чтении информации из блока 6 постоянной или блока 7 оперативной . памяти активированы оба разрешающих входа шинного формирователя 8 памяти и информация транслируется на шину данных 3,1. При записи в блок 7 оперативной памяти активирован только первый его разрешающий вход и информация с шины данных 3.1 передается на входы данных блока 7 оперативной памяти.дешифратор 9 адреса устройств ввода/вывода предназначен для дешифрации по разрешающему сигналу с выхода элемента ИЛИ 22 адресной информации для подключения соответствующего из шинных формирователей 11 ввода/вывода по соответствующему разряду группы выходов 9.3 для записи информации в регистр 10 через элемент ИЛИ 25 по выходу 9.2 управления регистром, а также для подключения шинного формирователя 12 ввода по выходу 9.,1.Регистр 1 О предназначен для записи, хранения и выдачи информации обобщенного выходного сигнала управления электроавтоматикой, формируемого процедурой Р 1.А и выводимого в процессе программного вывода при возбуждении выхода 91 дешифратора адреса устройства ввода/вывода, либо в процессе прямого доступа в память (захвата) при активировании выхсда элемента И 27.П 1 инный Формирователь 11 ввода/вывода предназначен для увеличения наг-. рузочной способности шины данных 32899 63.1, для ввода информации с входов37.1, 37 (при этом активированы обаразрешающих входа), для вывода инфор-.5мации на выходы 41 (при этом активирован только первый разрешающий вход),Во всех остальных случаях входы/выходышинного формирователя 1 находятсяв высокоимпедансном состоянии и невлияют на нину данных 3.1.Шинный формирователь 12 вводапредназначен для ввода информации свходов 38 при активировании выхода9.1 дешифратора 9 адреса устройствввода/вывода 9 и выхода 3.2.3 шиныуправления 3.2. В противном случаеего выходы/входы находятся в высокоимпедансном состоянии.Шинный Формирователь 13 младшего 20 адреса предназначен для выдачи в процессе захвата на младшие разряды шины адреса 4,1 информации о младшихразрядах требуемой ячейки памяти,которая в этом случае предварительно 25 устанавливается на входы 38 В противном случае его выходы/ входы находятся в высокоимпедансном состоянии.Шинный формирователь 14 старшего 30 адреса предназначен для выдачи впроцессе захвата на старшие разрядышины адреса 4. информации о старшихразрядах требуемой ячейки памяти приреализации критического перехода изкритической вершины графа управленияэлектроавтоматикой по критическойдуге.В противном случае выходы/входышинного формирователя 14 старшегоадреса находятся в высокоимпедансномсостоянии.Шинный формирователь 15 записипредназначен для выдачи информациис входов 39 на нину данных 3,1 в про цессе захвата для ее записи в требуемую ячейку блока 7 оперативной памяти. При этом активируются оба входаразрешения формирователя 15, В противном случае выходы/входы шинногоформирователя 15 записи находятся ввысокоимпедансном состоянии. Шинный формирователь 16 управления предназначен для формирования сигналов управления в захвате: чтения 3.2.1 или записи 3.2.2 при активировании обоих входов управления выдачи элемента ИЛИ 23, В остальных случаях выходы шинного формирователя 16 нахоВторая группа инфор дов 38 предназначена д Формации о состоянии э ки (входного сигнала), ших адресах ячеек памя ной загрузке, например ративной памяти в режи тупа в память),ационных вхотя приема интектроавтоматилибо о младги (при иачаль 55 блока 7 опече прямого дос 1532899дятся в высокоимледансном состояниии не влияют на шину управления 3.2,Дешифратор 17 предназначен длядешифрации по импульсу на выходе 3.3тактового генератора 2 информации накоторой группе выходов регистра 10 иинформации на входах 38 для идентифиации критической дуги из критическойфершины графа управления электроавтоматикой и инициирования "внутреннего". ахвата (прямого доступа в память),Мультиплексор 18 предназначен дляподключения к информационным входамблинного формирователя 14 старших адресов либо информационных входов 40обычном режиме работь 1, либо инфорМации с второй группы выходов регистра 10 в режиме ускоре нного перехода по критическим дугам графа управЛенья электроавтоматикс.й, причем егоадресный вход в этом режиме активируется выходом дешифра 1 ора 17,Триггер 19 предн; ., чен для форМирования сигнала захвата на соответствуюший вход 1.9 микропроцессоралри активировании ег входа установки выходом элемента ИЛ 11 24 либо призахвате по входу 44, либо лри "внутреннем" захвате (режим ускоренного,перехода по критическим дугам графа,управления). Сброс три: гера 19 осуЩествляется импульсом с выхода элемента 30 задержки.Вход 32 предназначен для приемавнешнего сигнала готовности, вход 3335для приема внешнего си .нала сбросадля обнуления программного счетчикамикропроцессора 1, выход 36 - длявыдачи сигнала ожидания, который активируется, если неактивирован вход32 готовности.Первая группа инфор мационных входов 37 предназначена д.я приема внешней информации, Группа входов 37.1предназначена для лрие а информациис второй группы информационных выходов регистра 10, т,е, информации окоде текушей вершины графа управления. Третья группа информапио.;ц,х входов 39 предназначена для приема данных для записи их в оперативную память в режиме прямого доступа в память, например, при начальной загрузке.Четвертая группа информационныхвходов 40 предназначена для приемаинформации о старших адресах ячеекпамяти (также при начальной загрузке,например, блока 7 оперативной памятив режиме прямого доступа в память),Первая группа информационных выходов 41 предназначена для выдачи информации на внешнее оборудование (например, диагностической, либо сигналов управления для записи информациив блок 7 оперативной памяти с внешних носителей информации под управлением монитора, записанного в блок 6постоянной памяти).Вторая группа информационных выходов 42 предназначена для выдачи сигналов управления.электроавтоматикой -при реализации графа управления какпрограммно, так и ускоренно,Выход 43 предназначен для запретаформирования внешними сигналами запроса на прямой доступ в память, есливозбужден выход дешифратора 17, Активный выход 43 сигнализирует о нахождении системы в режиме ускоренного перехода и подает сигнал тревогиоператору.Вход 44 предназначен для приемаимпульса запроса на прямой доступ впамять, т,е. импульса синхронизации"внешнего" захвата, например, призагрузке оперативной памяти,Вход 34 предназначен для приемасигнала чтения/записи при прямомдоступе в память. При записи со входа 44 внешние устройства, снижают активный уровень сигнала. Во всех остальных случаях этот вход активирован.Выход 35 предназначен для информирования внешних устройств об окончании цикла захвата и возможности начала нового цикла (если нет запретапо выходу 43)Система для программного управления электроавтоматикой работает следуюшим образом,Обычный режим работы,В этом режиме система работаетаналогично прототипу, После включения литания тактовый генератор 2 начинает формировать две неперекрывающиеся тактовые последовательности импульсов, которые с его выходов 2и 2,3. подаются ыа входы 1.1 и 1.2программного блока 1. Программный5блок 1 начинает генерировать выходные сигналы: 1) после подачи сигнала"Сброс" на его вход 1.4, причем предварительно внешний сигнал "Сброс" поОдается на вход системы, стробируетсяв тактовом генераторе 2 и с его выхода 3.5 поступает на соответствующийвход 1.4 программного блока 1; 2) после установления уровня логической "1"5на входе 32 системы, причем с выхода2,4 тактового генератора 2 стробированный сигнал готовности поступаетна вход 1,3 программного блока 1.Если же на входе 32 установлен сигнал 2 Ологического "О" то на выходе 36 устанавливается сигнал логическойсвидетельствующий о том, что програм.мный блок 1 находится в состоянииожидания, 25Программный блок 1 выдает словосостояния на выходы/входы данных 1.7по синхросигналу на выходе 1.5, который поступает на вход 2.1 тактового генератора 2, с выхода 2.6 которо Ого системный строб поступает на входсинхронизации системного контроллера 3. По системному стробу в систем"ный контроллер 3 записывается словосостояния с выходов/входов данных1.7 программного блока 1, По слову35состояния и информации на выходахуправления 1.8 программного блокасистемный контроллер 3 Формирует шину управления 3,2 системы. Системный 40контроллер 3 Формирует также и шинуданных 3. системы и обеспечиваетдвунаправленную передачу данных поней.ину адреса 4,1 системы по адресным сигналам 1,6 программного блока1 формирует буфер 4 адреса,После формирования шин адреса 4.1,данных 3. и управления 3.2 программный блок 1 начинает чтение и выполнение программы, записанной в блоке506 постоянной памяти, начиная с нулевого адреса (после сброса программный счетчик программного блока 1 обнуляется). Дешифратор 5 адреса памяти активирует свой выход 5,1, таккак на шине адреса системы 4.1 выставлен адрес блока 6 постоянной памяти (после сброса - нулевой), а ма шине управления 3,2 установлен активный сигнал 3.2,1 чтения памяти, в связи с чем элемент ИЛИ 20 активирует вход разрешения дешифратора 5 адреса памяти. Активный уровень на выходе 5.1 дешифратора 5 адреса памяти подключает блок 8 постоянной памяти попервому входу разрешения через элемент ИЛИ 21, По второму входу разрешения шинный Формирователь 8 памятинастраивается на передачу информациис выходов блока 6 постоянной памятина шину данных 3.1 системы, так какактивирован выход 1,8,1 выходов управления 1.8 программного блока .Команды и данные считываются в программный блок 1 в соответствии с адресом, выставленном на шине адреса 4.1.Например, может выполняться программа начальной загрузки из внешних запоминающих устройств в .блок 7 оперативной памяти. Дпя записи информациив блок 7 оперативной памяти активируется выход 3.2.2 шины управления3.2 системы и, соответственно, выход5.2 дешифратора 5 .адреса памяти, таккак на шине адреса 4.1 в этом случаевыставляется адрес блока 7 оперативной памяти,.инный формирователь 8 памяти неактивным уровнем на выходе 1.8.1 выходов управления 18 программного блока 1 переводится в состояние выдачиинформации на шину данных 3.1, которая записывается в блок 7 оперативной памяти по адресам, установленнымна шине адреса 4,1. При этом входразрешения блока 7 оперативной памяти активируется выходом 5.2 дешифратора 5 адреса памяти, вход записи активируется выходом 3.2.2 шины управления 3,2, а первый вход разрешенияшинного формирователя 8 памяти активируется выходом элемента ИЛИ 21,При чтении информации из блока 7оперативной памяти система работаетаналогично, за исключением того, чтоне активируется выход 3.2.2 шины управления 3.2, активируются выход32.1 шины управления 3.2 и выход1.8.1 выходов управления 1.8 программного блока 1, Информация из блбка 7оперативной памяти через шинный формирователь 8 памяти считывается нашину данных 3.7 системы через системный контроллер 3 на выходы/входы 1.7программного блока 1 в соответствиис адресами, выставленными на шинеадреса 4, 1. Таким обр; зом, выл".опняется программа, записангая в блоке бпостоянной либо в блоке 7 оперативнойпамяти. В том числе вь полняется программа управления элекгроавтоматикой,стандартный алгоритм которой рассмотрен, например в 4 1, Гри необходимости перехода на подпрсграммы частьоперативной памяти блска 7 используется как стек.Система вводит данные со своих ин формационных входов 37 и 38 или ныводит данные на свои информационные выходы 41, 42. При вводе/выводе данныхактивными уровнями сигналов 3.2.3либо 3.2.4 (ввод или гывод) выходэлемента ИЛИ 22 активирует вход разрешения дешифратора адреса устройств; ввода/вывода 9, которьй деыифрируетадрес устройства нвод /вывода, установленный на шине адреса 4,1. Так, втом числе может вводиться программас внешних накопителей н блок 7 оперативной памяти. Также ьводится информация с входов 38, характеризующая,состояние электроавт.;.-;гики, черезшинный формирователь 12, при этом активируется выход 9.1 решифратора 8адреса устройства ввода/вывода, Привыводе информации на выход 42 активируется выход 9,2 деши 4 ратора 9 адресаустройств ввода/выводя, активируетсявыход элемента ИЛИ 25, перецним Фронтом сигнала на которог в регистр 10с цпшы данных 31 заносится информация, устанавливаемая затем на выходах42, Эта информация исг 1 ользуется дляуправления электроавтсматикой,Б системе также может осуществлять -ся ввод и вывод данных в режфме захвата.При этом по импульсу запрцса на1входе 44 (Фиг. 2), проходящему черезэлемент ИЛИ 24, устанавливается нединичное состояние триггер 19, выходной сигнал которого подает навход 1,9 программного блока 1 сигналзахвата, Программный блок 1 переводит выходы адреса 1.б и выходы/входыданных 1,7 в состояние высокого импеданса, формирует на вьходе 1,8,2сигнал подтверждения захвата, который переводит выходы/ходы 3,1 и выходы 3.2 системного кснтроллера 3 в3.состояние высокого имгеданса, а в, это же состояние по первому и второму входам разрешения г ереводятся выходы 4,1 буфера 4 адр са,5 10 15 20 25 30 35 40 45 50 55 Сигнал подтверждения захна;а як - тивирует вь.ход элемента И 2 б, который подключает по первому и второму входам разрешения шинные формирователи младшего 13 и старшего 14 адреса. Поэтому на шину адреса 4.1 подаются старшие адреса с выхода мультиплексора 18, так как входы 40 подключены к его выходам неактивным уровнем на выходе дешифратора 17, и младшие адреса с входов 38, на которые они подаются предварительноперед тем, как Формируется сигнал на входе 44, Эти адреса выбирают конкретную ячейку памяти. Управляющий сигнал чтения или записи Формируется по входу 34. Одновибратор 29 формирует импульс, который по выходам элемента И 27 (чтение) или элемента И 28 поступает через шинный формирователь 16 управления на выходы 3.2,1 или 3,2,2 шины управления 3.2 системы. При этом шинный формирователь 1 б управления подключается по первому и второму входу разрешения выходом элемента ИЛИ 23.Так информация записывается в блок 7 оперативной памяти с информационных входов 39 по группе информационных выходов шинного формирователя 15 на шину данных 3.2 а сигнал записи подается на вход 32.2 шины управления, причем в этом случае на вход 44 подается напряжение логического "0". Таким образом, в блок оперативной памяти 7 могут записываться программы или данные с внешних запоминающих устройств высокого быстродействия.При считывании информации в подрежиме захвата активный уровень сигнала с выхода элемента И 27 поступает через элемент задержки 31 на второй вход элемента ИЛИ 25, В связи с этим в регистр 10 записывается информация с шины данных 3,1 и поступает на выходы 42. Сигнал чтения с выхода шинного формирователя 15 подается на выход 3.2.1 нины управления 3,2, Считывание информации из блока б постоянной или блока 7 оперативной памяти в подрежиме захвата применяется, например, для записи информации во внешние быстродействующие носители инФормации. Причем, формирование последовательности адресов на входы 38, 40, данных на входы 39 управляющего сигнала, на вход 44 для записи или считывания массивов информации про2899 5 го 15 20 13153изводится также с использованием технических средств внешних устройств,использующих выход управления 35,свидетельствующий о завершении записи (считывания) очередного слова информации.Реализация дисциплины ускоренногоперехода по критическим дугам графауправления.В этом режиме система реализуеталгоритм Рг.А управления электроавтоматикой, аналогичный 14 , причем вкачестве регистра памяти последовательного автомата используется регистр 1 О, первая группа информационных выходов которого 42 представляетсобой собственно выходные сигналыуправления, а вторая группа информационных выходов которого является информацией последующего состояния,т.е. фактически это код верыин графа1управления. Входные сигналы, не характеризующие состояние электроавтоматики в этом режиме, подаются на входы38 и вводятся с них через шинный формирователь 12, как в обычном режимеработы, Эти входные сигналы (входнойвектор) контактируют с сигналами текущего состояния (текущего кода вершины), которые вводятся с входов37.1 - с второй группы информационныхвыходов регистра 10. Затем обобщенныйвходной вектор обрабатывается в соответствии с алгоритмом 4 , обобщенный выходной вектор выводится в регистр 10 в цикле вывода, аналогичномописанному, при этом активируется выход 9.2 дешифратора 9 адресов устройств ввода/вывода.В дальнейшем программно, через определенный интервал времени, вновьопрашивается состояние входов 38,37.1 и цикл повторяется, Опрос и обработка входных сигналов с входов 38,37.1 может производится подпрограммой, подключаемой программой-диспетчером,Таким образом, осуществляетсяпрограммное управление электроавтоматикой с выходов 42.Допустим, что после очередного цикла обработки входных сигналов с входов 38 на второй группе информационных выходов регистра 10 установилсякод критической вершины, Если код,установленный на входах 38 системы,равен коду критической дуги графа(фиг. 2), то необходим ускоренный 25 30 35 40 45 50 55 переход в новое состояние, Такой переход осуществляется следующим образом: по импульсу на выходе 2,3 тактового генератора 2 активируется выход дешифратора 17 (на его двух группах информационных входов одновременно коды критической вершины и критической дуги), поэтому активируется выход 43 запрета, сигнализирующий внешним устройством о запрете запроса по входу 44, а также подающий сигнал тревоги (например, оператору),Через элемент ИП 11 24 устанавливается в единичное состояние триггер 19, выходной сигнал которого переводит.программный блок 1 по входу 1.9 в состояние захвата аналогично описанному, После перехода программного блока 1 в состояние захвата по окончании текущего цикла формируется сиг"нал подтверждения захвата на выходе1.8.2 выходов управления .8 программного блока 1.Выход элемента И 26 активируетпервые и вторые входы разрешенияшинных формирователей 13,14 которыенастраиваются на передачу информациина шину адреса 4,1, переведенную ввысокий импеданс. Так как активирован выход денифратора 17, то на выход мультиплексора 18 подключенавторая группа выходов регистра 1 О,информация на которой представляеткод критической вершины, Эта информация в виде старших адресов поступаетна старшие разряды шины адреса 4,1системы, на младшие разряды которойпоступает информация о коде критической дуги с входов 38 через шинныйформирователь 13,Таким образом, на шине адреса 4.1системы устанавливается адрес ячейкиблока 6 постоянной (блока 7 оператив"ной) памяти, в которой хранится обобценный выходной сигнал для данногослучая (дпя данных кода вершины и кода дуги),Информация считывается аналогичноописанному: одновибратор 29 формируетимпульс, так как на входе 34 установлен сигнал логической "1" (он устанавливается всегда, за исключениемслучаев записи в захвате - тогда вход34 обнуляется внешним устройством),тс этот импульс проходит .через элемент И 27, через шинный формирователь6 управления на выход 3,2,2 шины управления 3.2 системы,Рассмотрим пример конкретной реализации предлагаемой микросистемы для управления электроавтоматикой на микропроцессоре 580.Допустим, что необходимо реализовать следующий граф управления электроавтоматикой; х,У в 4 должен быть про у ъроавтом;2 2ения (и состояния я на входы 38); сигналы управыходе 42); еден ускоре Х, - сигналы тики (подают 2 - выходные Приведенный граф пред следующей таблице перехо где У(Е), 7,(Е) - текущ входов 37.1 (кодов верни У(1+1) - последующее со которое надо перевести п пибо ускоренноф 2 у 2 фф выходных сигналов управл Получим следующую сис Функций (для простоты не мнзировать);ставле оступают на в коды вершинь тся программн тся код 00), 10 и присутст его выходов дов,е состояниян), а Т (1+1)стояние, врограммно которые уста- (вначале уста авливаю авливае записываются в вуют на второй регистр оры ходах групп 37,1) ему булевых будем миниЧупаХод из вершины Вершин 3 (7 7 )рнтические, т,е. пе 15 1532899 16Шинный формировательб управле- мнруется импульс, обнуляющий тригния подключается активированным вы- гер 19, который снимает сигнал захваходом элемента ИЛИ 23. та с входа 1,9 программного блока 1.Происходит чтение ячейки памяти, Программный блок 1 продолжает вы- . информация из которой устанавливает- полнение программы: вновь вводится5 ся на шине данных 3.1. После этого информация из регистра 10 с входов через элемент задержки 31 активирует.1, 38, контактируется и процесс я выход элемента ИЛИ 25 и информа- продолжается аналогично до следующей ия записывается с шины данных 3,1 10 критической ситуации. в регистр 10, по первой группе выхоов 42 которого передаются сигналы правления электроавтоматикой.Следовательно, происходит ускореие (в течение одного никла захвата) ормирования управляющих сигналов в ритической ситуации. В дальнейшем а выходе элемента задержки 30 Фор1 О Система для программного управле ния электроавтоматикой, содержащаяпрограммный блок, тактовый генератор,системный контроллер, буфер адреса,дешифратор адреса памяти, блок постоянной памяти, блок оперативной памяти, шинный формирователь памяти,дешифратор адреса устройств ввода/,/вывода, регистр, шинный формирователь ввода/вывода, шинный формирователь ввода, шинный Формировательмладшего адреса, шинный формировательстаршего адреса, ыинный Формировательзаписи, шинный формирователь управления, триггер, первый - четвертый элементы ИЛИ, первый - третий элементы 45 И, одновибратор, первый и второй элементы задержки, причем выход синхронизации программного блока соединенс входом синхронизации тактового генератора, выход системного строба которого соединен с входом синхронизации системного контроллера, перваягруппа информационных входов/выходовкоторого соединена с группой информационных входов/выходов программногоблока, адресные и управляющие вЫходыкоторого соединены соответственно свходами буфера адреса и системногоконтроллера, а выход ожидания является выходом ожидания системы, перВАЬ КАЬ ВАЬ(конкатенация-, вА - 00 ОУРХР,Х,) 16 ЧС, А ТИ РОЕТ 2ОКА С Ез = У У,Х,Л,У, Хгчт У,Х,Х,ХУ,(Е+1.) = У,Т, ХЧУ,У, ХгчУ,УХ,ХгХЧт Х,Х,Х,Индексы у текущих состояний кодоввершин не указаны.Такая система булевых функцийреализуется процедурой РЕА. Обобщенный входной вектор имеет вид:У УХ Х Х по которому Р 1.А формирует обобщенный выходной векторСЕ ЕгЕ,У (1.+1)У,(Т+1). Обобщенный выходной вектор передается из аккумулятора в регистр 10 командой вывода(по окончании процедуры Р 1.А результат остается в аккумуляторе микропроцессора 1, а перед обращением к процедуре Р 1.А необходимо записать в аккумулятор конкатенацию сигналов навходах 37,1 (7,7,) и 38 (Х Х,Х,) ко.мандами в вод а) . 2511 ри очередном переходе в состояние 3 на первой группе входов дешифратора 17 устанавливается код 10(Уг 1,) и при появлении на второйгруппе его входов (после вывода врегистр 10) кода 111 (Х Х Х,) по импульсу на выходе 2.5 тактового генератора 2 происходит ускоренный переход в состояние 4. Следовательно, иэячейки памяти 1011 считывается код11 100 (УгУ ЕЕгЕ 7)В дальнейшем, при очередном обращении к процедуре РЕА 41 произойдетконкатенация сигнала Т , с текущимвходным сигналом и, если он станетравным Х , осуществляется переход всостояние 1,Таким образом, алгоритм функционирования предлагаемой микросистемыдля управления электроавтоматикой сиспользованием процедуры РЕА 4может быть представлен в следующем виде.АЧТ; 1 Л РОРТ 1 (ввод информациисо входов 37,1) СА 1,1, Р 1.А (вызов процедурыР 1 А 14 )011 Т РОЕТ 3 (вывод Е Е.Е У (С++1)У,(с+1) в регистр О)ЕЕТ (возврат в фоновуюпрограмму)ТАЗЕ РВ (маски коньюнктивных термов в соответствии с 4).1А по адресу 10111 (полный адрес,допустим 00,000.010,111000000 г) записывается код выходного сигнала в критической ситуации 00 О 1,100,Очевидно, что структура стандартного программного обеспечения не разрушается процедура РЕА не изменяется. Команды конкатенации обеспечиваютреализацию этой процедурой последовательностного автомата (т,е. графапереходов), Единственное отличиесостоит в выводе и вводе информациив (из) регистр 10, который представляет собой память автомата. Формула изобретения