Цифровой функциональный преобразователь

елыство СССР 544, 1985. ство СССР 544, 1984.НКЦИОНАЛ НЫИ 11, и к цифровой выет быть испольпроцессорных быстродействунной математиходы аргументаоды 121 и 122,Работаычислении и вторые вы преобзавис зователя основанаости яется расшире можностей за я общего вида и проис шем выр и улучшение регул предстарядных в У 2 = ОСУДАРСТВЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИРИ ГКНТ СССР ОПИСАНИЕ ИЗО К АВТОРСКОМУ СВИДЕТЕЛЬСТ(71) Институт проблемэнергетике АН УССР(54) ЦИФРОВОЙ ФУПРЕОБРАЗОВАТЕЛЬ Изобретение относитсячислительной технике и можэовано в составе многовычислительных систем какющий вычислитель обобщеческой зависимости.Целью изобретения явлние функциональных восчет вычисления выражени сти структуры преобразователя.На фиг, 1 показана функциональная схема преобразователя для и = 3; на фиг. 2 - функциональная схема арифметического блока,Преобразователь (фиг. 1) содержит арифметические блоки 1, сумматоры-вычитатели 2, группу сумматоров 3, мультиплексоры 4, группы элементов И 5, сумматоры 6,(57) Изобретение относится к вычислительной технике, может использоваться автономно или в комплексе с цифровой вычислительной машиной для расширения функциональных воэможностей, Целью изобретения является расширение функциональных возможностей за счет вычисления вы ажения общего вида а= х 1 у 1+хгуг/г и улучшение регулярности структуры для создания в виде БИС. Преобразователь содержит группу арифметических блоков, группу сумматоров-вычитателей, группу сумматоров. группу элементов И, группу мультиплексоров и три сумматора. 1 з. и. ф-лы, 2 ил. ходит следующим образом, Зап ажение (1) как х 1 у 1+ х 2 уг - г СР = О, (2) им величины у 1, у 2 и а в виде раекторов1686438 5 10 15 аа= и улучшения регу вние 1-е разряд оторые поступ а на управляющие входы его с первого по22третий - соответственно у 1, у 2, й, При этом во втором арифметическом блоке 2 образуется г"2, которое поступает на вход третьего операнда тоетьего арифметического блока 1, а на выходе вторых разрядов выхода 12 - соответственно значение вторых разрядов2 2а, а 2 искомого вектора а, Аналогично с выходов третьих сумматора-вычитателя и сумматора 3 образуются значения 2 к, 2, которые поступают на входы второго и четвертого операндов третьего арифметического блока 1,На первый, второй и третий управляющие входы третьего арифметического блока 1 поступают значения у 1, у 2, яз, а на входы третьего, пятого и шестого операндов - соответственно 2 г, 2 х 1, 2 х 2. В третьем арифметическом блоке 1 образуется л"3, которое поступает на последующий арифметической блок 1, а на третьих разрядах выхода 12 формируются величины третьихз зразрядов а, а 2 искомой вели чи н ы. На выходах последних сумматора-вычитателя 2 и сумматора 3 формируется значение 2( )а) и значение 2 ( )гф, которые поступают на соответствующие входы последнего арифметического блока 1. На входы третьего, пятого и шестого операндов последнего ариф(мет 1 ического блока 1 поступают значения 2,2 чх 1,2 чх 2, а на упра1ляющие входы соответственно у 1, у 2, Ю.В последнем арифметическом блоке 1образуются послед ыа,а 2 искомой величины а к ают на 1-еразряды 12, 122 выходной шины. Таким образом, эа время переходноГО Рроцесса в 45 схеме (т. е. за время, равное задержке сигнала между входными и выходными шинами) образуется величина в соответствии с (3).Формула изобретен ия1. Цифровой функциональный преобразователь, содержащий два сумматора, и сумматоров-вычитателей, где и - разрядность аргументов, и арифметических блоков, п мультиплексоров и группу элементов 55 И, причем выход результата 1-го арифметического блока, 1 = 1, 2, , п, соединен с входом первого операнда (1+1)-го арифметического блока, выход 1-го сумматора-вычитателя подключен со сдвигом на (1+1) разряд в сторону младших к входу второго операнда 1-го арифметического блока, вход первого операнда первого сумматора соединен с входом первого аргумента преобразователя . и со сдвигом на один разряд в сторону старших с входом второго операнда первого и второго сумматоров, первые информационные входы всех мультиплексоров подключены к выходу первого сумматора и входу первого операнда второго сумматора, выход которого соединен с вторыми информационными входами всех мультиплексоров, о т л и ч а ю щ и й с я тем, что, с целью расширения функциональных возможностей эа счет вычисления выражения общего лярности структуры преобразователя, в него введены третий сумматор и группа иэ и сумматоров, причем вход первого аргумента преобразователя подключен со сдвигом на 1 разрядов в сторону младших к входу третьего операнда 1-го арифметического блока, к входам первого операнда первого сумматора-вычитателя, первого сумматора группы и входам первого операнда первого арифметического блока, выход второго сумматора соединен с входом первого операнда третьего сумматора, подключенного выходом к третьим информационным входам всех мультиплексоров, четвертые информационные входы которых соединены с входом первого аргумента преобразователя и со сдвигом на один разряд в сторону старших с входом второго операнда третьего сумматора, выход 1-го сумматора группы подключен со сдвигом на (1 + 1) разряд в сторону младших к входу четвертого операнда 1-го арифметического блока и со сдвигом на (1 + 2) разряда в сторону младших к входам первого операнда (1+ 1)-го сумматора-вычитателя и (1+ 1)-го сумматора группы, вход второго аргумента преобразователя подключен со сдвигом на 1 разрядов в сторону младших к входу пятого операнда 1-го арифметического блока, вход третьего аргумента преобразователя соединен со сдвигом на (21 - 1) разряд в сторону младших к входам шестого операнда 1-го арифметического блока, первый и второй управляющие входы которого соединены с входами 1-х разрядов соответственно четвертого и пятого аргументов преобразователя, первый и второй выходы 1-м мультиплексора соединены со сдвигом на 21 разрядов в сторону младших с входами второго операнда соответственно 1-го сумматоравычитателя и 1-го сумматора группы, перрректор М. Максимишинец каэ 1409 Тираж 375 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб., 4/5 гарина, 101 иэводственно-издательский комбинат "Патент", г, Ужгоро вый и второй управляющие входы (3 + 1)-го мультиплексора соединены соответственно с первым и вторым выходами 1-го разряда результата 1.го арифметического блока, первым и вторым выходами 1-го разряда преобразователя и первым и вторым входами ( + 1)-го элемента И группы, подключенного выходом к третьему управля ющему входу(+ 1)-го арифметического блока, управляющий вход (1 + 1)-го сумматора-вычитателя соединен с первым выходом 1-го разряда преобразователя, управляющие входы первого мультиплексора, первого сумматора-вычитателя соединен с входом логического нуля преобразователя, первый и второй входы первого элемента И группц соединены с входом логической единицы преобразователя,2. Преобразователь по и. 1, о т л и ч аю щ и й с я тем, что каждый арифметический блок содержит три уп равляемых сумматора, сумматор-вычитатель и сумматор, причем выход первого управляемого сумматора соединен с входом первого операнда второго управляемого сумматораподключенного своим выходом к входу первого операнда сумматора-вцчитателя, выход которого соединен с входом первого операнда третьего управляемого сумматора, вход первого опе ранда первого управляемого сумматора,вход второго операнда сумматора-вычитателя, первый и второй операндц сумматора и входы вторых операндов первого и второго управляемых сумматоров соединены со ответственно с входами с первого по шестойоперандов арифметического блока, вход второго операнда и вход управления инвертированием результата третьего управляемого сумматора соединены соответственно 15 с выходом сумматора и выходом знака сумматора-вычитателя, входы управления инвертированием результата первого и второго управляемых сумматоров и управляющий вход сумматора-вычитателя соеди нены соответственно с первого по третийуправляющими входами арифметического блока, первый и второй выходы которого соединены с выходами знака соответственно сумматора-вычитателя и третьего управ ляемого сумматора.