Устройство для вычисления элементарных функций

(51)4 С 06 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРТ 1 О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ЕТЕНИЯ ОПИСАНИЕ И К АВТОРСКОМУ СВИД СТВУ ЭЛЕ 11моделирован блемССРМ.Н.Кул(21) 3864952/24-2 (22) 11.03.85 (46) 23.03.87. Вю (71) ИнсТитут про в энергетике АН У (72) В,Н.Велецкий В.С.Мазурчук, А.А А.А.Дородько и Д. (53) 681.3(088.8) (56) Авторское св Яф 760092, кл. С 0Электронное мо ев: Наукова думка с,65, рис,5. детельство СССР Р 7/38, 1980,елирование. - Ки 1983, У 4,(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯМЕНТАРНЫХ ФУНКЦИЙ(57) Изобретение относится к цвой вычислительной технике и мбыть использовано в составе унсальных или специализированныхлительных машин для нахожденияний прямых и обратных функций.изобретения - расширение функциных возможностей устройства завычисления прямых и обратных фуЦель достигается тем, что устрсодержит регистр 1, (ш + 1) бл2 памяти, где ш - число членовпризнака готовности. Расширение фун-. кциональных возможностей достигается за счет возможностей организации двух режимов, в первом режиме при вычислении элементарной функции производится разложение функции в ряд Тейлора, а во втором при вычислении обратной функции - решение обратного уравнения методом приближений. 5 ил. 1298764 жения функций в ряд Тейлора, (2 ш - 1) умножителей 3, комбинационный сумматор 4, первый вычитатель 5, сдвига- тель б, второй вычитатель 7, блок8 приоритетного формирования нулей, и элементов 9 задержки, где и - разрядность переменных, и схем 10 сравнения, два коммутатора 11 и 12, элемент ИЛИ 13, блок 14 формирования15 1Изобретение относится к цифровойвычислительной технике и может бытьиспользовано в составе универсальныхили специализированных вычислительных машин для нахождения значений 5прямых и обратных функций,Цель изобретения - расширение фунокциональных возможностей устройстваза счет вычисления помимо прямых иобратных функций.10На фиг.1 представлена блок-схемаустройства; на фиг.2 - блок-схемакомбинационного сумматора для случая, когда число входов ш = 8; наФиг.3 - блок-схема сдвигателя; нафиг.4 - схема одного разряда блокаприоритетного Формирования нулей; нафиг.5 - схема блока формирования признака готовности,Устройство содержит регистр 1,а + 1 блоков 2 памяти, где ш - число членов разложения функций в рядТейлора, умножители 3, - 3 комбинационный сумматор 4, первый вычитатель 5, сдвигатель б, второй вычитатель 7, блок 8 приоритетного формирования нулей, группу из и элементов 9 задержки, где и - разрядность переменных, схемы 10 сравнениягруппы, коммутаторы 11 и 12, элемент30ИЛИ 13, блок 14 формирования признака готовности, вход 15 аргумента прямой функции устройства, вход 16 аргумента обратной Функции устройства,вход 17 нормировочного коэффициента 35устройства, вход 18 запуска устройства, вход 19 задания режима устройства, выход 20 результата устройства,выход 21 признака окончания вычисления устройства. 2Комбинационный сумматор содержитдвухвходовые сумматоры 22.Сдвигатель содержит дешифратор23, элементы ИЛИ 24, схемы 2 п (+1)ИЛИ 25 д, где ь. = 1п.Блок приоритетного формированиянулей содержит одновибратор 26, элемент 27 задержки, элемент И 28.Блок Формирования признака готовности содержит первый одновибратор29, элемент И 30, второй одновибратор 31, элемент ИЛИ 32, элемент НЕ 33.Регистр 1 предназначен для записи и хранения аргумента при нахождении значения прямой Функции и записи, хранения значения обратной функции при ее нахождении. Блоки 2 памяти предназначены для хранениязначений прямой функции и ш ее производных. Каждый блок хранит 2ираэрядных слоев (и с и).Элементы 9 задержки предназначены для задержки информации, поступающей с выхода блока приоритетногоАормирования нулей, на вход коммутатора 12 на время переключания схем10 сравнения.Блок Я приоритетного формирования нулей предназначен для задержкив Формированиях уровня логическойединицы по сравнению с формированиемуровня логического нуля,Блок 14 формирования признака готовности предназначен для определени.". момента окончания нахождения значений прямой и обратной функций,Предлагаемое устройство работаетследующим образом.Предположим, что необходимо вы -числять значение некоторой элементар(4) 9= х -(Е(х) - а),(5) у = Г(х) = Г(х, + х ) = Г (х) + 10 15 где величина К Ц ), называемая остаточным членом ряда Тейлора, равна д ГХ)- хЧ(х )Р (х ),х(сх + х . (2)1Запишем значения Функции К(х ) ид 1(х) 25ее производных в в в , в блоки 2ах памяти. На адресные входы блоков 2 памяти поступают значения истар,ших разрядов аргумента х , а на соответствующие входы умножителей 3 , Зе 3 3.,+,3значения и младших разрядов аргумента х . На вход 15 задается значение аргумента х, на вход 19 - значение логической единицы, а на вход 18 - признак запуска устройства.В результате в регистр 1 записывается значение аргумента х и осуществляется запуск одновибратора 29 блока 14 формирования признака готовностиПосле окончания переходных процессов в блоках 2 памяти, умножителях 3 и сумматоре 4 на выходе коммута тора 11 получаем значение функции у = Г(х) в соответствии с выражением: у Г(х) = Г(х ) + 50"со э со- время переключеразряда отображения х = х-И(х)-а) от входа регистра 1 до выхода вычитатвля 7, т.е, Бремя, которое затрачивается на переключение "1" в "О" и "О" в "1" в 1-м разряде.(3) х = х - 8 И(х) - а) 3ной Функции у = Г(х), где аргументх и Функция 1(х) представлены идвоичными разрядами. Обозначая хзначение аргумента х, определенное наего и старших разрядах, х- зна 1чение аргумента х, определенное наего и младших разрядах, (и = и +и, )представим Функцию у = Й(х) в виде- - -- х + К (4), (1)аГ(х) ах1 аг(х )+Т --- -хохС:1 Значение обратной функциих = Г (а), О с а с 1 определяется в результате решенияуравнения Лля этого с помощью блоков 2 памяти,умножителей 3, сумматора 4, вычитателей 5 и 7 и сдвигателя 6 формируется отображение где а - задается на вход 16, х поступает с выхода регистра 1, 1 ц=- 2, К = 0,1Умножение Г(х) - а на 0 осуществляется с помощью сдвигателя 6, на информационный вход которого поступает значение Г(х) - а, а на управляющий - код сдвига, равный К. С помощью соответствующего выбора 8 обеспечивается неравенство По значению ( определяется число К и задается на вход 17, на вход 15 задается значение начального приближе%ния хх", где х - решение уравнения (4). На вход 19 в первый момент времени задается значение "1", а на вход 18 - признак запуска, в результате этого в регистр 1 записывается значение х Лалее на вход 19 задается уровень логического "О", что приводит к запуску одновибратора 31. С течением времени на выходе вычитателя 7 начинают формироваться значения разрядов отображения х -И (х)-а). Они будут формироваться в различные моменты времени, и время формирования "1" какого-либо разряда будет в общем случае отличаться от времени формирования "О", что обуславливается различием времени задержки в цепях их формирования. В одновибраторах устройства приоритетного формирования нулей устанавливается длительность импульса не меньшая времени й = шах (й) - пап (д. ), (6)5 12987Каждый разряд блока приоритетного формирования нулей работает следующим образом.При переключении "1" в "0" на .входе одновибратора 26 последний не запускается и "0" поступает на выход элемента И 28. При переключении "0" в "1" запускается одновибратор 26, формируя на своем выходе отрицательный импульс длительностью С. Задерж ка, реализуемая элементом 27, не меньше, чем время запуска одновибратора. В результате включение "1" на выходе схемы И задерживается на время й. Это обеспечивает в любой мо .мент времени Формирование на выходе значения у, которое удовлетворяет неравенствуух - р(Г(х) - а).Во время переключения "1" в "0" на выходе схемы 10 сравнения элементы 9 препятствуют поступлению значения у с выхода блока 8 приоритетногоо формирования нулей на первый вход регистра 1 через коммутатор .12, мень щего по сравнению со значением, хранимым регистром 1. Единичный сигнал записи схема 10 сравнения формирует З 0 в случае, когда значение на ее первом входе больше, чем на втором.В силу изотонности отображения М с течением времени в моменты Т 1,Т 2, ТН - 1 ТИ в регистр 1 будут 35 записываться последовательные прит 2 мудовлетворяющие неравенствамюхт 1хто ц(Г(х о) а), 400х с хт с х" -рх ) - а)т(щ - и тм т(н) тм)х сх =х х -(1(х,)-с ),откудах = Й(а) .50Таким образом, через определенное время после пуска в регистре 1 сформируется значение обратной функции х " = Г (а), поступающее на выход 55 20 устройства. Момент окончания Формирования х определяется с помощью блока Формирования признака готовности следующим образом. 64 6Длительность импульса, формируемого одновибратором 31, устанавливается не меньшая, чем время задержки ,в обработке информации от входа реги" стра 1 до выхода схемы 10 сравнения, Каждый раэ, когда схема сравнения формирует сигнал записи в регистр 1, осуществляется также повторный запуск одновибратора 31, В результате на выходе 21 будет уровень логического 0" до тех пор, пока запись в регистр 1 не завершается. Затем на выходе 21 сформируется значение "1", указывающее на окончание формирования х".Формула изоб ретенияУстройство для вычисления элементарных функций, содержащее регистр (ш + 1) блоков памяти, где щ - число членов разложения Функции в ряд Тейлора, (2 щ - 1) умножителей, комбинационный сумматор, выход -го разряда ( = 1.и + 1) регистра подключен к входу считывания 1-го блока памяти, выход первого блока памяти подключен к первому информационному вкоду комбинационного сумматора, выход 1-го блока памяти= 2 щ + 1) подключен к первому информационному входу Ц - 1)-го умножителя, выход -го умножителя ( = 1 щ) подключен к (1 + 1)-му информационному входу комбинационного сумматора, выход (щ + 2)-го разряда регистра подключен к второму информационному входу первого умножителя и к первому информационному входу (ш + + 1)-го умножителя, выход (щ + к)-го . умножителя (К = 1щ - 2) подключен к первому информационному входу (щ + 1 + 1)-го умножителя и к второму информационному входу Ь + 1)-го умножителя, выход (2 ш - 1)-го умножителя подключен к второму информационному входу щ-го умножителя, выход (ш + + р)-го разряда регистра (р = 3, щ +, 1) подключен к второму информационному входу (ш + р - 2)-го умножителя, о т л и ч а ю щ е е с я тем, что, с целью расширения Функциональных возможностей эа счет вычисления помимо прямых и обратных функций, оно содержит два вычитателя, два коммутатора, группу из и элементов задержки, где и - разрядность переменных, элемент ИЛИ, сдвигатель,блок приоритетного Формирования нулей, 7 12987 группу из и схем сравнения, блок формирования признака готовности, вход аргумента прямой функции устройства подключен к первому информационному входу первого коммутатора, вход ар гумента обратной функции устройства подключен к первому информационному входу первого вычитателя, вход нормированного коэффициента устройства подключен к входу кода сдвига сдвигатели, вход задания режима устройства подключен к управляющим входам первого и второго коммутаторов и к первому входу блока формирования признака готовности, выход первого коммута тора подключен к информационному входу регистра, выход комбинационного сумматора подключен к второму информационному входу первого вычитателя и к первому информационному входу 20 второго коммутатора, выход первого вычитателя подключен к информационному входу сдвигателя, выход которого подключен к первому информационному, входу второго вычитателя, вход запу ска устройства подключен к первому входу элемента ИЛИ и к второму входуоблока формирования признака готовности, выход второго вычитателя подключен к информационному входу блока 30 приоритетного формирования нулей, выход которого подключен к входам элементов задержки группы и к первым входам схем сравнения группы, выходы элементов задержки группы объединены и подключены к второму информационному входу первого коммутатора, выходы схем сравнения группы подключены к.третьему входу блока формирования признака готовности и .к второму входу 40 элемента ИЛИ, выход которого подключен к входу считывания регистра, выход регистра подключен к второму информационному входу второго коммутатора, к второму информационному 45 входу второго вычитателя и к вторым входам схем сравнения группы, выход второго коммутатора подключен к вы 64 8ходу результата устройства, выходтретьего коммутатора подключен квыходу признака окончания вычисленияустройства, при этом блок формирования признака готовности содержит дваодновибратора, элемент И, элементИЛИ, элемент НЕ, первый вход блокаформирования признака готовностиподключен к входу запуска первогоодновибратора и к первому входу элемента И блока формирования признакаготовности, второй вход блока формирования признака готовности подключен к второму входу элемента И блока формирования признака готовности,третий вход блока формирования признака готовности подключен к входусброса первого одновибратора и квходу элемента НЕ блока формированияпризнака готовности, выход элементаИ и выход элемента НЕ блока формирования признака готовности подключены соответственно к входам запускаи сброса второго одновибратора блокаформирования признака готовности, выходы первого и второго одновибраторов блока формирования признака готовности подключены соответственно кпервому и второму входам элемента ИЛИблока формирования признака готовности, выход элемента ИЛИ блока формирования признака готовности подключенк выходу блока формирования признакаготовности, при этом блок приоритетного формирования нулей содержит иодновибраторов, и элементов задержки,п элементов И, и-й разряд входа блока приоритетного формирования нулейподключен к входу и-го одновибратора и и-го элемента задержки блокаприоритетного формирования нулей,выходы которых подключены соответственно к первому и второму входамц-го элемента И блока приоритетногоформирования нулей, выход о-го элемента И блока приоритетного формирования нулей подключен к о-му разрядувыхода блока приоритетного формирования нулей.1298764 оставитель В.Смирновехред Л.Сердюкова Корректор С,Ие актор Е.Па каз 891/ оизводственно-полиграфическое предприятие, г.ужгород, ул.Проектн Тираж 673 ВНИИПИ Государственног по делам изобретений 1 13035, Москва, Ж, Подписноекомитета СССРи открытийушская наб.,