Устройство для контроля многовыходных цифровых узлов

(21) 3711 (22) 16,0 (46) 30.0 (72) А.Н. (71 ) Доне Красного институт ыГОСУДАРСТВЕННЫЙ КОМИТЕТПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТН ПИСАНИЕАВТОРСКОМУ СВИД 32/24-24(56) Авторское свидетельство СССРМ 817721, кл, О 06 Р 11/22,1979.Авторское свидетельство СССРМ 1076908, кл. 6 06 Р 11/22,1982.(51)(57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯИНОГОВЫХОДНЫХ ЦИФРОВЫХ УЗЛОВ,содержащее входной компараторгруппу входных компараторов, группусумматоров по модулю два, группу регистров сдвига, блок свертки помодулю два, сумматор по модулю два,регистр сдвига, первый индикатор, компаратор кодов, первую группу переключателей, вторую группу переключателей, блок запуска, делитель частоты, счетчик цифровой задержки,элемент И, блок выборки, блок преобразования информации для индикации,второй индикатор и потенциометрустановки уровня, причем первыевходьг входных компараторов группы ивходного компаратора подключены квыходу потенциометра установкиуровня, вторые входы входных компараторов группы являются группойинформационных входов устройства,выходы входных компараторов группысоединены с первой группой входовкомпаратора кодов и первыми информационными входами сумматоров по модулю два группы, выходы которых подЯ 01176333 ключены к группе входов блока свертки по модулю два, группа информационных входов сумматора по модулю дваподключена к группе выходов регистрасдвига, информационным входом подключенного к выходу сумматора по модулю два, группа выходов регистра сдвига соединена с группой входов первогоиндикатора, вторая группа входов компаратора кодов соединена с выходамипереключателей первой группы, выходкомпаратора кодов соединен с входомблока запуска, первый выход которогосоединен с управляющими входами дели"теля частоты и счетчика цифровой задержки, а второй выход - с входамисброса счетчика цифровой задержки иделителя частоты, тактовый вход кото.рого соединен с выходом счетчика цифровой задержки, а выход - с первымвходом элемента И, выход которогосоединен с входами синхронизации регистров сдвига группы, второй входвходного компаратора соединен с входом внешней синхронизации устройства,выходы регистров сдвига группы соеди"иены с вторыми информационными входа"ми соответствующих сумматоров помодулю два группы, выходы параллельного кода регистров сдвига группысоединены с группой входов блока вборки, выход которого подключенчерез блок преобразования информациидля индикации к входам второго индикатора, первы.: входы переключателей второй группы соединены с выходами сумматоров по модулю два группы,вторые входы - с Выходами входныхкомпараторов группы, а выходы - синформационными входами регистров1176333 Составитель В.Вертлиехред З,палий Редактор Ю.Кова ектор А Обр Зак П 1 Ш "Патент", г. Уагород, ул. Проектна 363/49 Тираж ВНИИПИ Государственн по делам нэобрете 113035, Москва, Ж-З710 Подписноего комитета СССРий и открытийРаушская наб.,д. 4/51176333 5 1 О 15 сдвига группы, вход начальной установки устройства соединен с входаминачальной установки регистров сдвига группы и.регистра сдвига, о тл и ч а ю щ е е с я тем, что, сцелью расширения класса решаемыхзадач устройства за счет обеспечения возможности контроля цифровыхузлов путем формирования в устройстве псевдослучайных последовательностей, в него введены блок управления регистром сдвига, генераторимпульсов, переключатель режимоврегистра сдвига, группа выходныхусилителей и выходной усилитель,причем группа выходов регистрасдвига подключена к входам выходныхусилителейгруппы, выходы которыхсоединены с группой входов контролируемого узла, первая группа входовпереключателя режимов регистра сдвига подключена к выходам блока свертки по модулю два, входного компаратора и выходу элемента И, втораягруппа входов - к первому и второму выходам блока управления регистром сдвига и выходу генератора импульсов,а группа выходов - к информационному входу сумматора по модулю два, входу выходного усилителя,второму входу элемента И, тактовомувходу счетчика цифровой задержки и 1Изобретение относится к цифровойвычислительной технике и может бытьиспользовано для поиска неисправностей в сложных цифровых логическихсхемаХ автоматики и вычислительнойтехники,Цель изобретения - расширениекласса решаемых задач устройстваза счет обеспечения возможности конт"роля цифровых узлов путем формирования в устройстве псевдослучайныхпоследовательностей,На Фиг.1 изображена Функциональная схема устройства для контролямноговыходных цифровых узлов, нафиг,2 - пример реализации блока запуска, делителя и счетчика цифровойзадержки; на Фиг. 3 - пример реалиаходу.синхронизации регистра сдвига,выход выходного усилителя являетсявыходом внешней синхронизации устройства, входы начальной установкии синхронизации и тактовый входблока управления регистром сдвигасоединены соответственно с входомначальной установки устройства,вторым выходом делителя частоты ивыходом генератора импульсов,причем блок управления регистромсдвига содержит три триггера,элемент И и кнопку "Пуск", при этомвходы установки триггеров соединены с входом начальной установки блока, информационные входы первого, второго и третьего триггеровподключены к шине логической единицыи прямым выходам первого и второго,триггеров соответственно, синхровходы второго и третьего триггеровсоединены с тактовым входом блокаи первым входом элемента И, выходи второй вход которого соединенысоответственно с первым выходом блока и инверсным выходом первого триг гера, вход сброса которого подключенк выходу кнопки "Пуск", а синхровходявляется входом синхронизации блока, прямой выход третьего триггера является вторым выходом блока. 2зации блока выборки; на Фиг. 4 -пример реализации блока преобразова"ния информации;.на фиг.5 - примерреализации блока управления регист ром сдвига.Устройство 1 фиг,1) содержит входной компаратор 1, группу входныхкомпараторов 2, группу сумматоров 3по модулю два, группу регистров 4сдвига блок 5 свертки по модулюдва,.сумматор 6 по модулю два, регистр 7 сдвига, первый индикатор 8,компаратор 9 кодов, первую группупереключателей 10, вторую группу переключателей 11, блок 12 запуска, делитель 13 частоты, счетчик 14 цифровой задержки, элемент И 15,блок 16 выборки, блок 17 преобразо333 3 1176вания информации, второй индикатор18, потенциометр 19 установки уров-.ня, выходной усилитель 20, группувыходных усилителей 21, переключа- .тель 22 режимов регистра сдвига,генератор 23 импульсов и блок 24управления регистром сдвига.На фиг.1 показаны также группаинформационных входов 25 и вход 26внешней синхронизации устройства, 10вход 27 начальной установки устройст -ва и входы 28 начальной установкирегистров 4 сдвига группы и регистра 7 сдвига, группа выходов 29 псев"дослучайных последовательностей, 15выход 30 внешней синхронизацииустройства, тактовый вход 31 и вход32 синхронизации, вход 33 начальнойустановки, первый 34 и второй 35выходы блока 24 управления регистром Юсдвига, входы 36 синхронизации регист.ров 4 сдвига группы и регистра 7сдвига.Делитель 13 частоты содержитфиг. 2 счетчик 37, элемент НЕ 38 25и элемент И 39. Счетчик 14 цифровой задержки может быть. выполненв виде многодекадного счетчика 40,переключателя 41 установки задержкии элементов И 42 и 43. На фиг.2 пока. ЗОзаны также вход 44 блока 12 запуска,тактовый вход 45 счетчика 14, выход46 элемента И 15, второй выход 47делителя, а также функциональнаясхема блока 12 запуска, состоящегоиз триггера 48 и кнопки 49 "Запусканализатора".Блок 16 выборки содержит (фиг.3)матрицу элементов И 50, регистры51 и 52 циклического сдвига, генера" 4 Отор 53, группу входов 54, элементИ 55 и выход 56 блока,Блок 17 преобразования информациисодержит (фиг,4) генератор 57 синусоидального напряжения, делительформирователь 58, счетчики-делители59 и 60, цифроаналоговые преобразова.тели 61 и 62, усилители 63 и 64,резисторы 65-68, конденсатор 69,транзисторный ключ 70 и Выходы 715 ОБлок 24 управления регистромсдвига содержит (фиг 5) триггеры .72 - 74, кнопку 75 "Пуск", элементИ 76 и шину 77 логической единицы.Блок 12 запуска, делитель 13, 55счетчик 14 цифровой задержки и элемент И 15 используются для формирования измерительного интервала времени аналогично, как это выполняется в многоканальных логических анализаторах. формирование измерительного интервала осуществляется либосразу же после поступления запускающего слова на компаратор 9,либо после истечения времени загдержки, задаваемой счетчиком 14.В первом случае с помощью переключателя 41 набирается число:00000. При нажатии кнопки 49 втриггер 48 заносится "0", счетчик37 устанавливается в нулевое состоя.ние, а в счетчик 40 вводится число9999, Нулевым уровнем с выходатриггера 48 через элементы 39 и 42запрещается работа делителя 13 исчетчика 14. Кроме того, так как всчетчик 40 занесено число 9999,его выходной сигнал блокирует поступление через элемент И 42 тактовыхимпульсов на свой счетный вход иразрешает через элемент И 43 поступление тактовых импульсов на входэлемента И 39, на другой вход которого также поступает сигнал "1" с выхода элемента НЕ 38, поскольку навыходе счетчика 37 установлен сигнал"0", который перебросится в противоположное значение только при заполнении счетчика 37 в состояние1111,Когда поступает запускающее словона компаратор 9, на выходе последнего появляется сигнал, обеспечивающийпереключение триггера 48 в состояние "1", В этом случае обеспечиваются условия поступления тактовыхимпульсов на вход счетчика 37 и входэлемента И 15, обеспечивая занесениеинформации в регистры 4. При заполнении счетчика 37 до состояния111 на его выходе устанавливается уровнеь "1", в результате чегочерез элемент НЕ 38 подается уровень 0" на вход элемента И 39,запрещая поступление тактовых импульсов на вход счетчика 37 и входэлемента И 15,Таким образом завершается формование измерительного интервалавремени, При этом в регистрах 4 будут занесены либо сигнатуры информационных последовательностей покаждому каналу (включая и запускаю"щее слово), либо сами последовательности в зависимости от положения переключателей 11.В случае задержанного запускана формирование измерительногоинтервала времени на переключателе 41 набирается количество тактов задержки, Например, если необходимо задержать запуск на 28 импульсов, то при нажатии кнопки 49 в счетчик 40 вводится число 99,.999-128 = 99871, так как счетчик 40 работает на досчет до числа 99999.В этом случае при поступлении запускающего слова (как и прежде триггер 48 устанавливается в. "1". Но так как на счетчике 40 еще не достигнуто значение 99999, на вход элемента И 42 не поступает сигнал запрета, а на вход элемента И 39 не поступает сигнал разрешения работы двоичного счетчика 37, Поэтому после запускающего слова качнет работать на досчет до числа 99999 счетчик 40, а после его заполнения включается счетчик 37обеспечивая формирование задержан- ного измерительного интервала времени.Используя при повторных запусках наращивание времени задержки на величину емкости регистров 4 или изменяя каждый раз значение запускающего слова, можно обеспечить последовательный просмотр пакетов информации или производить накопление сигнатур для длинных последовательностей,Блок 1 б выборки (фиг.3) предназначен для поочередного опроса . разрядов регистров 4 и выдачи соответствующего логического сигнала на транзисторный ключ 70, управляющий напряжением синусоидальной формы, подаваемым на горизонтальные отклоняющие пластины электроннолу" чевой трубки индикатора 18.Выборка осуществляется элементами И 50, управляемыми при помощи регистров 51 и 52 циклического сдвига - горизонтального (строк) и вертикального (столбцов). Регистры 51 и 52 управляются генератором 53 и выполнены так, что в каждом из них всегда циркулирует единица. Таким образом, на одной из шин горизонтальной и вертикапьной выборки всегда присутствует "1". Элемент И 50, находящийся в перекрестке 5 О 15 20 25 30 35 40 45 50 этих единиц, способен передавать информацию от выбранного разряда одного из регистров 4 по входу 54 через элемент И 55 на выход 56 блока 16 выборки.Блок 17 преобразования информации (фиг.4) служит для преобразования последовательной информации, пос. тупающей с блока 16, в вид, удобный для воспроизведения.на экране вто рого индикатора 18. Работа блока 17 осуществляется под воздействием гене. ратора 57 синусоидального напряженияоСигнал прямоугольной формы, сформированный с помощью делителя- формирователя 58 (деление осуществляется на 2), поступает последовательно на первый 59 и второй 60 счетчики-делители на 16.Сигналы с выходов счетчиков 59 и 60 подаются на два циФроаналоговых преобразователя 61 .и 62, напряжение с которых через первый 63 и второй 64 усилители подключается к верти,кальным и горизонтальным отклоняющим пластинам электроннолучевой трубки индикатора 18.Так как на входах усилителей 63 и 64 напряжение имеет ступенчато- нарастающую форму, то на экране индикатора 18 образуется точечный растр. Цифры (нули и единицы) на экране электроннолучевой трубки образуются при помощи фигур Лиссажу из синусондального напряжения положен ного на точечный растр. Напряжение на вертикальные пластины с генератора 57 подается через усилитель 63 путем суммирования на резисторах 65 и 66 с выходным сигналом первого циф" роаналогового преобразователя 61.На горизонтальные пластины поступают суммарное напряжение от второго цифроаналогового преобразователя 62 и сдвинутое по фазе на 90о напряжение генератора 57. Суммирование напряжений на входе усилителя 64 осуществляется с помощью резисторов 67 и 68, Сдвиг синусоидального напряжения на 90 О осуществляется конденсатором 69. Синусоидальное напряжение на вход усилителя 64 поступает через транзисторный ключ 70, управляемый блоком 16. Если иэ блока 6 поступает сигнал, соответствующий "0",то транзистор 70 запирается и на индикатор 18 поступают оба синусоидальных напряжения, образуя цифру нуль. Если сигнал соответствуетН1 , то транзистор 70 открыт и на горизонтальные пластины синусоидаль" ное напряжение не поступает, а на. экране второго индикатора 18 образуется цифра один.Для синхронной работы блока 16 и блока 17 управление работой регист ров 51 и 52 может осуществляться сигналом, поступающим с выхода делителя-формирователя 58.Блок 24 управления регистром сдвига фиг.5) предназначен для возбуждения в регистре 7 сдвига псевдослучайных кодов.Работа блока 24 осуществляется следующим образом.По приходу сигнала начальной установки устройства по входу 33 происходит установка триггеров 72 - 74 в единичное состояние. На выходе 34 устанавливается уровень "1", а на выходе 35 - уровень "0". При нажатии кнопки 75 триггер 72 сбрасывается и разрешает поступление со входа 31 сигналов от генератора 23 через элемент И 76 на выход 35, Одновременно с этим на З -вход триггера 73 выставляется "О" с прямого выхода триггера 72, После прихода первого положительного перепада сигнала от генератора 23 по входу 31 триггер 73 сбросится и на Э -входе триггера 74 установится уровень "0". После прихода второго положительного перепада от генератора 23 сбросится триггер 74, после чего на выходе 34 установится уровень "0". Из сказанного следует, что уровень "1" находился на выходе 34 блока 24 (первый такт после момента запуска/ и сбросился по переднему фронту импульса от гене. ратора 23 во втором такте. Указанная работа блока 24 обеспечит поступление "1" в сумматор 6 по модулю два в течение первого такта, что возбудит в регистре 7 генерацию псевдослучай-ных кодов. Во время генерации с выхо" да 34.снимается "0", По окончании интервала времени записи информации в регистры 4 с выхода 47 на вход 32 блока 24 поступит положительный перепад, который лереведет триггер 1 О 15 20 25 30 35 40 45 50 55 72 в состояние ".1". В этом случае уровень "0" запретит прохождение синхроимпульсов от генератора 23 на выход 35 блока 24 через элемент И 76. Этот момент времени соответствует концу генерации псевдослучай. ных кодов в регистре 7 сдвига,Устройство для контроля много- выходных цифровых узлов работает в следующих режимах: установление факта наличия неисправности; анализ логических состояний; исследование объекта с использованием внутреннего генератора псевдослучайных чисел режим самоконтроля.Информационные входы 25 каналов устройства подключаются к соответствующим контрольным точкам исследуемого многовыходного цифрового узла, вход 26 подключается к выходу сигналов синхронизации контролируемого узла. Входные компараторы 2 и 1 обеспечивают формирование нормированных импульсов из входных последовательностей и подачу их на входы сумматоров 3, регистров 4 через переключатели и на входы компаратора 9 кодов. Начальная установка регистров 4 и 7, а также блока 24 осуществляется по сигналу, поступающему на вход 27. Режимы работы устройства определяются переключателями 11 и 22.,В режима установления факта наличия неисправности переключатели 11 устанавливаются в верхнее положение. Переключатель 22 находится в верхнем положении. В этом случае сумматоры 3 и регистры 4 образуют группу генераторов псевдослучайных последовательностей по числу анализируемых каналов. Вход сумматора 6 соединен с выходом блока 5, синхронизация устройства осуществляется от внешних синхроимпульсов, поступающих по входу 26, вход 36 синхронизации регистра 7 соединен с входами синхро" низации регистров 4.Входные двоичные последовательнос" ти от контрольных точек исследуемого цифрового узла поступают на входы входных компараторов 2, С помощью потенциометра 19 разделяется уровень входных сигналов в соответствии с тем типом логических микросхем, которые используются в контролируемом узле, Нормированные по выходнымуровням двоичные последовательности с выходов входных койпараторов 2 пос тупают на первые информационные входы сумматоров 3 и компаратора 9 кодов. Сумматоры 3 и регистры 4 с обратными связями через сумматоры 3 образуют группу генераторов псевдослучайной последовательности по числу контролируемых каналов. С помощью генераторов псевдослучайной по" следовательности обеспечивается сжатие исследуемых последовательностей и формирование сигнатур, характеризующих работу контролируемого узла по двоичным последовательностям в каждой точке. Дальнейшее сжатие информации для вычисления контрольной сигнатуры для всех двоичных последовательностей каналов устройства обеспечивается с помощью блока 5, сумматора 6 и регистра 7 с цепями обратных связей через сумматор 6, Регистр 7 и сумматор 6 организуют генератор псевдослучайной последовательности для формирования общей сигнатуры исследуемых двоичных наборов по всем каналам, Полученная сигнатура высвечивается с помощью индикатора 8 и сравнивается с эталонным значением, зафиксированным в технической дбкументации на контролиууемое изделие, Зталонные значения сигнатур, измеренные на заведомо исправном образце контролируемого узла или вычисление на математической модели, могут быть записаны на логической схеме контролируемого узла или представлены в виде карты проверки. Сравнение сигнатур может производиться "вручную" техническим персоналом, производящим контроль исследуемых дзоичных последовательностей, или эталонная сигнатура может быть распаяна на контролируемом блоке и тогда результатом сравнения явится единственный сигнал "Годен- не годен".Контролируемый цифровой узел признается исправным в случаесовпадения значений измеренной и эталонной сигнатур. В противном случае осуществляется поиск места неьсправности по содержимому регистров 4 сдвига, установленных в каждом канале. Определение номера канала, содержащего неисправность, осуществляется по результатам сравИ 15 для прохождения тактовых имнения сигнатур, сформированных с по.Мощью генераторов псевдослучайнойпоследовательности, образованныхрегистрами 4 и .сумматорами 3, сэталонными сигнатурами для каждогоканала. Высвечивание сигнатур длякаждого канала осуществляется с помощью индикатора 18, входы которого 1 О через блоки 17 и 16 подключаются квыходам регистров 4, установленных вкаждом канале. В качестве индикатора18 может быть применен электроннолучевой индикатор, как принято в 15 логических анализаторах. В этом слу"чае на экране электроннолучевойтрубки будут воспроизведены в двоичном коде одновременно сигнатуры повсем каналам.20 Запуск генераторов псевдослучайнойпоследовательности в предлагаемомустройстве предусматривается по контрольному коду, характеризующему начальное состояние контролируемого 25 цифрового узла. Контрольный кодзапуска устройства устанавливаетсяс помощью переключателей 10. Момент,совпадения запускающего слова, поступающего с выходов входных компарато ров 2, с контрольным кодом определяется с помощью компаратора 9 кодов.Запускающее слово - это комбинациянулей и единиц, установленных спомощью переключателей 10. При при ходе запускающего слова компаратор 9выдает сигнал на блок 12 запуска,который включает делитель 13 и счетчик 14. Делитель 13, коэффициент деле.ния которого выбирается в зависи мости от числа разрядов регистров 4,используется для определения цикловзаполнения регистров 4, В предлагаемом устройстве в качестве блока 12запуска может быть использован 45 триггер 48 с начальной установкойв состояние О (фиг,2). Выходнойсигнал блока 12 запрещает работусчетчика 14 цифровой задержки ичерез делитель 13 не разрешает 50 поступление тактовых импульсов с входа 26 через элемент И 15 на вход36 регистров 4 и 7. При срабатывании компаратора 9 его выходнойсигнал перебрасывает триггер 48 в 55 противоположное состояние, разрешаяработу делителя 13 и счетчика 14,и через делитель 13 открывает элементпульсов на входы 36 синхронизациирегистров 4 и 7. При выключенной цифровой задержке делитель 13 сразу жевключается по моменту срабатыванияблока 12,обеспечивая деление тактовыхимпульсов на число, кратное количест"ву разрядов регистра 4 и 7. Когда.делитель 13 заполнится, он выдает:сигнал запрета на элемент И 5, прек- Оращая поступление тактовых импульсовна регистры 4 и 7.При включении цифровой задержкиработа происходит следующим образом.После прихода запускающего слова с 5компаратора 9 поступает разрешение насчетчик 14. При этом запрещается работа делителя 13 и на элемент И 15выдается сигнал запрета, После заполнения счетчика 14 вырабатывается 20сигнал, разрешающий работу делителя 13, и снимается сигнал запретас элемента И 15, завершая формирование сигнатур на регистрах 4 и 7. Вэтом случае в регистры 4 и 7 поступят 25данные, отстоящие от момента запускана число тактовых импульсов, определяемых цифровой задержкой.После определения номера каналас неисправностями по результатам 30сравнения с эталонными сигнатурами каналов уточнение места ошибкиво времени в двоичной последовательности входных сигналов осуществляетсяв режиме анализа логических состояний, В этом случае переключатели 11устанавливаются в нижнее положение,разрывая цепи обратных связей генера.торов псевдослучайных последовательностей, и регистры 4 используются в 40качестве элементов памяти с последовательным продвижением информациибез сжатия, т.е. устройство используется как обычный логический анализатор. В режиме анализа логических45состояний контролируемые последова-,тельности через входные компараторы 2 .поступают на входы регистров 4,выполняющих роль элементов памятиканалов, и на входы компаратора 9. За 0поминание входных последовательнос"тей в каждом канале осуществляетсярегистрами 4 каналов при наличиитактовых импульсов на входах 36,поступающих через элемент И 15 свхода 26 Выбор участка контролируемых последовательностей для детального анализа осуществляется путем задания запускающего слована переключателях О, а также значения цифровой задержки на счетчике 14, В режиме анализа логическихсостояний работа блока 17 осуществ"ляется, как и для режима установления факта наличия неисправности.Выходная информация, представленнаяна экране индикатора 13 в виде "О"11 1и 1 , сравнивается с таблицей истинности для эталонной последовательности контролируемого узла .Режим исследования объекта спомощью внутреннего генератора псевдослучайных последовательностейможет быть использован как. при сня"тии сигнатур с объекта диагно стикитак и при фиксиров ании самх ответных реакций . В данном режиме переключатель 2 2 должен находиться . внижнем положении . При этом входсумматора 6 сказыв ается соединенным с выходом 3 4 блока 2 4 , синхрониз ация устройства будет осуществляться от генератора 23 , вход 3 6синхронизации регистра 7 окажетсясоединенным с выходом 3 5 блока 2 4 .При нажатии кнопки 7 5 на вход36 синхронизации регистра 7 начнутпоступать с генератора 23 черезблок 2 4 импульсы синхронизации .С выхода 3 4 блока 24 в первом тактепосле подачи сигнала запуска скнопки 7 5 на вход сумматора 6 поступит "" , которая запишется в первый разряд регис тра 7 . Во второми последующем тактах на входе сумматора 6 будет установлен уровень"О " с выхода 3 4 блока 2 4 . 3 апущенная в регистр 7 единица обе спечит за счет обратных связей ре гист .ра 7 с сумматором 6 генераци 1 о псев"до случайных по следов ательностей врегистре 7 . Выходы параллельногокода регистрапоступают на выходные усилители 2 1 , где усиливаются ,и с выходов 2 9 поступают в контроли.руемый цифровой узел . Выход генератора 2 3 через переключатель 22поступает на вход выходного усилите -ля 2 О , выход которого подается н аконт ролируемый цифровой узел в качеств е внешней синхронизации ,Анализ отве-.ных реакций исследуемого узла будет фиксироваться нарегистрах 4. Если в этом режимепереключатель 11 будет находиться вверхнем положении, то на регистрах 4 будут сформированы сигнатуры ответных реакций, если в нижнемсами ответные реакции, 5Запуск регистров 4 осуществляетсяпо контрольному коду как и в двухуказанных выше режимах).По окончании записи информациив регистры 4 с выхода 47 делителя 13 1 Она вход 32 блока,24 поступит сигналокончания генерации, который запретитпоступление синхроимпульсов с выхода35 блока 24 через переключатель 22на вход 36 синхронизации регистра 7. 15Это запретит генерацию псевдослучайиьи последовательностей в регистре 7. На индикаторе 8 будет индицироваться код информации регистра 7, соответствующий моменту окончания записи в .регистры 4. Сравниваяэтот остаточный код с кодом, полученным в. результате контроля заведомо исправного узла можно сделатьследующие выводы. Если коды совпали,то можно сказать что запуск и останов устройства для контроля многовыходных цифровых узлов произошли внужные моменты времени. О правильнос.ти работы исследуемого узла можно З 0судить по результатам сравнения,сигнатур каналов устройства контроляс эталонными. Если же остаточныйкод регистра 7 не совпал с контрольным, можно с уверенностью сказать, что неисправен либо контролируемый узел, либо само устройстводля контроля. Сигнатуры каналов вданном случае не будут совпадатьс эталонными. 40Если данная ситуация ставит подсомнение правильность работы устройства контроля, необходимо осуществить его самоконтроль. Переход вэтот режим аналогичен переходу в 45режим исследования объекта с помощьювнутреннего генератора псевдослучайных последовательностей. Отличиесостоит в том что выходы 29 псевдослучайных последовательностей соединяются с соответствующими входами 25 информации устройства. В этомрежиме удобнее производить контрольустройства по сигйатурам в регист-. рах 4 и остаточному коду регистра 7.Запуск устройства происходит аналогично режиму исследования объектас помощью псевдослучайных кодов, Сравнение сигнатур каналов и остаточного кода с эталонными значениями,записанными в техническом описанииустройства, позволяет установитьисправно ли устройство для контро.ля многовыходных цифровых узлов. Таким образом, убедившись в исправности устройства для контроля многовыходных цифровых узлов в режиме самоконтроля, контроль временных диаграмм и поиск неисправностей в контролируемых цифровых узлах представляется следующей последовательностью действий.1. При работе внешнего генератора тестов 3а) установление факта наличия неисправности в контролируемом узле с помощью блока 5 свертки по модулю два, генератора всевдослучайных кодов и индикатора 8б) обнаружение места неисправности в канале (номер канала с помощью параллельно работающих генераторов псевдослучайных кодов и индикатора 18в) обнаружение места неисправнос" ти во времени путем использования режима анализа логических состояний.1, При работе от внутреннего генератора псевдослучайных "последовательностей. Контроль производится аналогично п.1 за исключением пункта а, который может быть произведен частично по остаточному коду в регистре 7 сдвига с помощью индикатора 8.Таким образом, предлагаемое устройство обеспечивает расширение класса решаемых задач за счет возможности контроля цифровых узлов, не имеющих собственных генераторов. Кроме того, устройство предоставляет возможность контроля путем подачи псевдослучайных последовательностей на контролируемое устройство, а так же возможность самоконтроля тестерного оборудования.