Устройство аналого-цифрового преобразования

( 9) (П) 55 Н 03 М 1 ПАТЕНТН СПАТЕНТ ИДЕТЕ ОРСКО ение относится й техники. Цел вышении точно Ок аналого цифр устройств выбо оследовательн значения выхо от оответ изобрет и, Устрой ого прео раия, тся на АС"Е, Г.АтПатен240-34Гитисдля Ю,А.Хаба4345241,о запоминаюднОГО сиГнала ствующими а разователяходного сигн на блок фор ороны - на срого поступ ока памяти, ленному бло . ф-лы, б ил,карская тСШАИ 7. 1982. Э.И. Пр лектрон стройс(5 кл ки их сымие значны пос образоват ых цифро в. М.: Эн и информах вычислигия, 1975,ал ения в тупа ют угой ст од кото льных у91-392,умУСТРОЙСТВО АНАЛОБРАЗОВАНИЯ ОВОГО ие коды из бл ресу, Опреде адреса. 2 з.п ного устроиства схема управле рующих кодов для конкрет на фиг,б - функциональная ния конкретного устройства,Устройство (фиг,1) с тельно соединенные бл го преобразования 1,адреса 2, блок памяти устройства 5 и выход ус Блок формировани держит счетчик 7, деши 14 - 22, мультиплексоры нения 26-28, элемент 29 Блок аналого-цифр ния (фиг,З) содержит и диненные блок выбо(включающий Й схем в АЦП 35, мультиплексо пульсов 31 распределитель имп вход устройства 5, выход устр вход упрлвления 5 лока ЗЗ "Пуск" Блок управления (фиг.б) соде чик 40, элемент 41 НЕ, дешифратычислительтехнике и рового преихся электтся к ельно ого- и п з б а ж льсов 1 ства в А р ит счетО 42, счет-.) Научно-производственное об Изобретение относи в й и злектроизмерит й едназначено для анал ц ф разования быстроизменяющ ческих сигналов.Целью изобретения является повышее точности,На фиг,1 представлена структурная схеустройства аналого-цифрового преобравания; на фиг.2 - функциональная схема ока фо;,мирования адреса для устройства алого-цифрового преобразования, содерщего четыре АЦП и имеющего четыре учака коррекции для соответствующего АЦП; фиг.З - структурная схема блока аналогофрового преобразования; на фиг,4 - вренные диаграммы работы блока равления для устройства аналого-цифрого преобразования, содержащего чс,ыре П. (Примечание, Далее по тексту будет еноваться "конкретное устройство" ); на г.5- диаграммы формирования корректи(57) Изобрет числительно СОСТОИТ В ПО содержит бл ЗОВдНИЯ ИЗ П в которых и мгновенные время обраб ЛОГО-ЦИфРО Оцифрованн с одной стор рования адр матор, на вт корректирую бранные по формирован одержит последоваок аналого-цифровоблок формирования3, сумматор 4, вход тройства б.я адреса (фиг,2) софратор 8 регистры23 - 25, схемы срав- И, элемент 30 ИЛИ.ового преобразоваоследовательно соерки и хранения 34 ыборки и хранения), р 38, генератор им 1837389чик 43, триггеры 44-47, элементы 48 - 49 ИЛИ, элементы 50 - 53 И, первый управляющий выход 12, вход управления блока ЗЗ "Пуск".Блок управления (фиг.б) содержит счетчик 40. элемент 41 НЕ, дешифратор 42, счетчик 43, триггеры 44 - 47, элементы 48 - 49 ИЛИ, элементы 50-53 И, первый управляющий выход 12, вторые управляющие выходы 36, третьи управляющие выходы 37, четвертый управляющий выход 39, вход 33 "Пуск".Количество АЦП 35 например 1107 ПВ 2), равное й, определяется отношением частоты преобразования устройства собственной частоте преобразования используемого АЦП:где 1 - частота преобразования устройства;1 - собственная частота преобразования, используемого АЦП;Для того, чтобы расширить полосу частот входного сигнала, входы АЦП 35 соединены с выходами схем выборки и хранения СВХ), входящих в блок выборки и хранения 34. В качестве СВХ могут быть использованы любые известные схемы аналогового типа 2), удовлетворяющие условию:ЧсигЧслеж.т.е. скорость изменения входного сигнала должна быть не более скорости слежения конкретной применяемой СВХ,В качестве цифровых схем в блоке управления и в блоке формирования адреса могут использоваться серийно выпускаемые микросхемы серий 100 и 500.100 ИЕ 136, 100 ИД 162, 199 И Р 141, 100 Л М 102, 100 Л М 105, 100 Л К 117, 100 ТМ 130, К 500 ИР 141, К 500 И Е 136 и т.д.В качестве мультиплексора 38 могут использоваться ИС 100 ИД 164 у, блока памяти 3 - 500 РУ 411 или 100 РУ 145, сумматора 4 - 500 И М 180.Схемы сравнения и генераторы тактовых импульсов известны из литературы,Вместо этапа регулировки, предшествующего штатной работе устройства АЦП, вводится подготовительный этап настройки предложенного устройства (фиг.1, 3), целью которого является определение значений корректирующих кодов для К АЦП и запись этих значений в блок памяти.Методика проведения подготовительного этапа заключается в следующем,Так как структура устройства вариабельна и. может иметь в своем составе от одного до М АЦП, то метод формированияпэзон обрабатываемых сигналов лежит в пределах от нуля до Огпах. При значении сигнала. равного Огпах, на АЦП наблюдаются 10наибольшие различия в оцифрованных значениях этого сигнала, равное Ьпах . Целесообразно пронумеровать АЦП в порядке 35 К = Ьпах /ф,40 45 5055 15 20 25 30 кодов будет формализован, а пример будетдан для конкретного устройства. Для простоты рассуждений примем некоторые допущения. Пусть характеристики АЦП линейны и проходят через нуль, а диауменьшения крутизны характеристик фиг,5). На диаграмме показаны характеристики четырех АЦП конкретного устройства с блоком формирования адреса, приведенного на фиг,2 и с блоком управления - на фиг.б.Для того, чтобы уменьшить максимальную погрешность 4 пах в К раз, необходимоЪразбить весь диапазон изменения аналогового сигнала равномерно или неравномерно на К участков коррекции. На фиг.5 показан случай для К = 4 равномерного разбиения, Смысл коррекции заключается в приведении исходных характеристик АЦП к характеристике, имеющей наибольшую крутизну или к идеальной характеристике, путем кусочно-линейной аппроксимации. При этом максимальная погрешность уменьшается в К раз. Таким образом количество участков коррекции определяется из требования к значению допустимой погрешности устройства, т.е. где ф - максимально допустимая погрешность устройства;Ьпах - максимальная погрешность устройства без коррекции,Пусть М - текущее значение кода 1-гоАЦП, тогда%=%+К; 2)где К - скорректированное значение кода:К, - корректирующий код дляго АЦПв К-ом участке коррекции (КЕ 1,п),.Для К:= 1К,1 = Ивах КОгпах,Где Ипах максимальное значение кода илиистинное значение кода при ОпахГчоаах - максимальное значение кодадля .го АЦП при Опах.Для К=2 и - 1М,2 = И,1игде и - общее количество участков коррекции.1837389 Для К=и Т а б л и ц а 2 4) ЦП, пол ции;участка ие гра- апазорректирусать их в способов кретного 35 40 45 50 55 и - 1М 1,п" М,п.1иТаким образоми - 1Йц = Й,-1 , (К = 1.и; для К = 1;1 = Мвзх - Й 0 еах) (3) Помимо определения значений коррект ующих кодов необходимо определить г ницы участков коррекции, назовем их М ,х. Эти значения необходимы для определен я,в какой из участков коррекции подало т ущее значение кода: .й к - (и - 3 с+ 1)0 пзах( г е Матах - значение кода 1-го Ау енное при Овзх,п - общее число участков корр. К - текущее значение номерк ррекции (Ка 1, и).При этом определяются верн чные точки (значения кода) поддн в или участков коррекции.Теперь, когда определены кощие коды Ц,ь необходимо запиб ок памяти любым из известныхв соответствии с табл.1 (для кону тройства). яти в блоке памяти 3. Старшая часть адре а образуется счетчиком 7 по сигналам с аспределителя импульсов 32 (фиг.), а младая часть вырабатывается в результате равнения цифровых значений из блока налого-цифрового преобразования 1 и коов, занесенных в регистры 14 - 22. Запиать эталонные значения границ участков оррекции или поддиапазонов в соответсвующие регистры согласно табл.2 (для конкретного устройства), не составляет большого труда сформировать требуемый адрес ячейки памяти, в которую заносится корректирующий код, изменяя уровень входного сигнала на входе устройства 5. Нумерация регистров соответствует фиг,2 Таким образом, регистры Р 14-Р 16 будут содержать коды границ поддиапаэонов для АЦП код Й 2 (фиг.5), регистры Р 1 т - Р 1 д - для АЦП код Йз, а Рго - Р 22 - для АЦП код Й 4.После того, как проделан подготовительный этап, устройство готово к штатной работе,В штатном режиме устройство работает следующим образом.Входной сигнал поступает через вход 5 на информационные входы СВХ блока выборки и хранения 34, каждая из которых фиксирует мгновенное значение сигнала в определенные блоком управления 1 моменты времени (фиг.4), Под действием стробирующих сигналов блока управления 1 последовательно ведется обработка зафиксированных значений входного сигнала все М АЦП 35. Оцифрованные значения входно-. го сигала каждого АЦП 35 также последовательно через мультиплексор 38 подаются на один из входов сумматора 4 с одной стороны и на вход блока формирования адреса 2 - с другой, Момент начала работы устройства определяется сигналом запуска, поступающим на вход управления устройства 33 "Пуск",Пусть подан входной сигнал Ос, тогда на выходе АЦП 35 конкретного устройства (фиг.3) получаются коды 1 ч 1, М 2. Йз, И 4 (фиг,5). Пусть АЦП 35 расположены в порядке уменьшения крутизны характеристик, поэтому первым на блок формирования адреса 2 и на один из входов сумматора 4 подается код й 1, блок формирования 2 формирует адрес (например, 1100), по которому в блоке памяти 3 должен быть записан нулевой код, т.е, на выходе 6 устройства будет1837389 5 10 адресу из блока памяти 3 будет выбран код 15 20 и = айвах lф= 6 сам код Кь Следующим блок управления 1 пропускает через мультиплексор 38 (фиг.4) . код К 2. При этом блок формирования адреса 2 выдает адрес 0001 следующим образом, Счетчик 7(фиг.2) выработает полуадрес А 1 А 2 = 00, дешифратор 8 разрешит проход на один из входов мультиплексоров 23 - 25 информации (кодов границ поддиапазонов для АЦП 35) из регистров Рта - Р 16, Через мультиплексоры 23 - 25 эти коды попадут на один из входов схем сравнения 26-28, на второй вход которых подается сам код К 2, На выходе блока фоомирования адреса 2 будем иметь код А 1 А 2 АЗАа = 0001. По этому К 2,з, который поступает на один из входов сумматора 4, на другой вход которого подается сам код К 2, на выходе устройства,б будем иметь скорректированный код К 2,Аналогично, для кодов Кз и Ка будут сформированы адреса ячеек памяти 0101 и 1001 соответственно, по которым будут выбраны корректирующие коды Кз,з и Ка,з.(фиг.5), а на выходе 6 будем иметь скорректирован/ные коды Кз и Ка. Рассмотрим работу блока Формирования адреса 2 для конкретного устройства, фиг.2. Счетчик 7 формирует два старших разряда адреса, по которому идет обращение к блоку памяти 3, принимая на счетный вход импульсы от блока управления 1 (фиг,3). С другой стороны через дешифратор 8 счетчик 7 стробирует соответствующую группу из регистров 14-16, или 17-19, или 20-22,т-разрядные слова (разрядность регистров равна разрядности используемых в устройства АЦП) из соответствующей группы регистров 14 - 16, 17-19, 20-22 через мультиплексоры 23-25 подаются на один из входов схем сравнения 26-28, на друой вход которых подаются тп-разрядные слова с АЦП 35, В случае применения регистров с третьим состоянием (типа 564 ИРб) мультиплексоры использовать не надо. На основании результатов сравнения, формируемых одновременно, на схемах И 29 и ИЛИ 30 получаются два младших разряда адреса, по которому идет обращение к блоку памяти 3. Итак. блок формирования адреса 2 обращается к блоку памяти 3 по адресу, в котором старшие разряды соответствуют номеру АЦП, а младшие - номеру участка коррекции или поддиапазона, В блоке памяти 3 по адресу выбирается соответствующий корректирующий код, который подается на второй вход сумматора 4, С выхода сумматора 4 снимается откорректированное значение оцифрованного входного сигнала, его выход является выходом устройства б,30 35 40 50 55 Покажем, как производится расчет значений корректирующих кодов и границ участков коррекции для конкретного устройства, но имеющего шесть участков коррекции для каждого АЦП на примере, Принимаемые допущения,- диапазон преобразуемого сигнала 256 еддля 8-ми разрядного АЦП (например 1107 П В 2);- наихудший ЛЦП Ка имеет для максимального значения сигнала код Капэх = 250 ед- максимальная допустимая погрешность устройства ф = 1 ед- входной сигнал Овх = 100 ед. (оцифрованное значение).Погрешность АЦП Ка для максимального значения сигнала составит:Ьпах = Кидеалаах Кавах = 256 - 250 = 6 (ед,) (5)Тогда количество поддиапазонов разбиение согласно формуле (1) составит: Разобьем весь диапазон входного сигнала на шесть поддиапазонов,Согласно формуле (4), будем иметь следующие точки границ поддиапазонов дляидеальной характеристики:Кэ 1,1 = 256 ед.Кэ 1,2 = 213 ед,Кэ 1,з =- 170 ед,Кэт,а =. 128 ед,Кэ 1,5 = 85 Ед,Кэ 1 6 = 43 ед.для характеристики АЦП К 4:Кэа,1 = 250 ед.Кэа,2 = 208 ед,Кэа,з =166 ед,Кэа,а = 125 ед,Кэа,5= 83 ед,Кэа,6 = 42 ед.Так как принято допущения, что Оех ==100 ед то значения входного сигнала попадает в четвертый поддиапазон (граничные точки по идеальной характеристике 85ед, и 128 еда для АЦП Ка - 83 ед. и 125 ед.).Поправка для четвертого поддиапаз адля АЦП Ка рассчитывается по фар ул 1),следовательно,Ка,а = Ка,з - = 3 ед.5бКоддля АЦП Ка определяется по формуле.Ка = (КашахОвх100 М 4250 х -- ) = 98 ед.256После коррекции, согласно формулы 2), б дем иметь Ма = 98 ед. + 3 ед. = 101 ед.,Л = 101 ед, - 100 ед, = 1 ед.Очевидно, что в пределах всего диапаз на эта погрешность не превзойдет допус имой, Что и требовалось доказать, Покажем теперь, что предлагаемое устррйство позволяет значительно снизить апп ратурные затраты, сохранив при этом з данную точность и требуемое быстродейс вие, Такдля реализации выше приведенного примера известными устройствами ,51, потребовалось бы ячеек памяти, равное К256 х 4 = 1024, в предлагаемом решении к личество ячеек памяти составит К = 6 х 3= = 18. Правда добавляются сумматор, мульт плексор и блок формирования адреса. Но и и этом необходимо иметь ввиду требуеое быстродействие. Существующие ИМ ЗУ большого объема имеют относительное низкое быстродействие. Следовательно, при быстродействиях равных десяткам на) насекунд 5 количество ИС ОЗУ резко возрастает для того, чтобы реализовать требуемый обьем ОЗУ, одновременно раст т и сложность блока управления. Так саа быстродействующая ИС ОЗУ 1 ООРУ 073, имеющая быстродействие 10,не имеет организацию 64 х 4. Следовательно, и потребуется порядка 32 штук. Сложностьрока управления при этом увеличится приб 1 изительно в три раза по сравнению с предлагаемым решением (фиг.6). Количество же микросхем блока формирования адрес в нашем случае будет равно 15, ИС ОЗУ2, мультиплексор - 1, сумматор - 1, Таким образом, даже без учета того, что сложность 1 ока управления в предлагаемом решении з рачительно ниже, чем в известных решения 2,5), аппаратурные затраты в предлагаеом решении меньше, чем в известных при с хранении заданной точности и требуемог быстродействия. Формула изобретения 1. Устройство аналого-циФрового преобразования, содержащее блок аналогоцифрового преобразования, вход которого является входной шиной. а выходы соединены с соответствующими первыми входами сумматора, вторые входы которого соединены с выходами блока памяти, а выходы являются выходной шиной, о т л и ч а ю щ и й с я тем, что, с целью повышения точности,в него введен блок формирования адреса, информационные входы которого объединены с соответствующими первыми входами сумматора, выходы соединены с соответст вующими входами блока памяти, а управляющий вход подключен к первому управляющему выходу блока аналого-цифрового преобразования.2, Устройство по п,1,о т л и ч г ю щ е е с я тем, что блок формирования адресавыполнен на блоке сравнения, первые входы которого являются информационными входами блока формирования адреса. управляющим входом котороо является вход 20 счетчика, а выходами являются соответственно выходы счетчика и блока сравнения, вторые входы последнего из которых соединены с соответствующими входами блока мультиплексоров, соответствующие инфор мационные входы которого подключены квыходам блока регистров, а управляющие входы объединены с входами дешифратора и соединены с выходами счетчика, выходы дешифратора подключены к соответствую щим входам блока регистров.3. Устройство по п.1. о т л и ч а ю щ е ес я тем, что блок аналого-цифрового преобразования выполнен на генераторе импульсов, выход которого соединен с входом 35 синхронизации распределителя импульсов,управляющий вход которого является шиной "Пуск", первый выход является первым управляющим входом блока, вторые выходы соединены с соответствующими управляю-.40 щими входами п устройств выборки-хранения, информационные входы которых объединены и являются входом блока, а выходы соединены с соответствующими информационными входами и 45 аналого-цифровых преобразователей, управляющие входы которых соединены с третьими выходгми распределителя импульсов соответственно, а выходы подключены к соответствующим информационными входам 50 мультиплексора, управляющий вход которогосоединен с четвертым выходом распределителя импульсов, а выходы являются выходом блока.1837389 у 5 б Составитель Ю.ХабаровРеда тор С,Ходакова Техред М,Моргентал Коррект ориз Производственно-иадэтельский комбинат Патент, г, Ужгород, Ул.Гагарина, 101 Зэка: 2870 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС 113035, Москва, Ж, Раушская наб., 4/5