Устройство программирования длительностей временных интервалов

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН 09) (11) 4 С 23 00 ГОСУДАРСТВЕНПО ДЕЛАМ И Й НОМИТЕТ СССР ОБРЕТЕНИЙ И ОТКРЫТИЙОЛИСАНИЕ ИЗОБРЕТЕНИ ИДЕТ ЕЛЬСТВ АВТОРСКОМ ический институтС.Ефимов 7 (088,34153,74 .льство С23/00,мент заци ССР1980.(54) УСТРОЙСТВО ПРОГРАММИРОВАНИЯ ДЛИТЕЛЬНОСТЕЙ ВРЕМЕННЫХ ИНТЕРВАЛОВ (57) Изобретение относится к приборам времени. Цель изобретения - фор:мирование временной информации для нескольких объектов. В первом такте по шине 27 запуска устр-ва поступает , сигнал, устанавливающий в ноль первый 9 и четвертый 12 регистры адре.са и запускающий генератор 23 прямоугольных импульсов, Схема формирования управляющего сигнала и его длительность зависят от того, какая эленая база используется для реалии устр-ва, В следующем такте по импульсу с выхода генератора 23 прямоугольных импульсов включается гене ратор 24. По импульсу с выхода последнего информация считывается из блока 4 памяти. По сигналу с выхода элемента 26 задержки она принимается в регистр 8 выдачи. 8 ил., 1 табл.822 2 1 1377Изобретение относится к приборамвремени и может быть использовано вустройствах с управлением по заданной программе параллельно с работаю-,щими объектами,Целью изобретения является формирование временной информации для нескольких объектов.На фиг. 1 изображена схема уст Оройства; на фиг. 2 - пример ступенчатой временной диаграммы, для реализации которых предназначено устройство; на фиг, 3 - окончательныйвид, к которому приводится диаграмма на фиг. 4 и 5 - процесс сведения диаграмм произвольного вида(фиг. 4) к "параллельному" (фиг. 5);на фиг. 6 - алгоритм работы устройства на фиг. 7 - пример исполнениягенератора импульсов на фиг. 8 -пример схемы, формирующей сигнал запуска устройства.Устройство выполнено на основечетырех однотипных модулей, в составкаждого иэ которых входят блоки 1-4памяти, регистры 5-8, выдачи и регистры 9-12 адреса. Четвертый модуль,включающий элементы 4, 8 и 12, выполняет функцию управляющей части и реализует программу работы трех остав. шихся модулей посредством выдачисигналов через младшую группу выходов регистра 8 выдачи на шины 13-21.Синхронизация работы устройства осуществляется частью, состоящей из элемента И 22, генераторов 23 и 24 прямоугольных. импульсов и элементов 25и 26 задержки. Схема включает шину27 запуска устройства.На фиг. 2 обозначены: Я, - номеробъекта управления, С - время работыобъекта. Весь временный цикл состоитиз ряда подпрессов, параллельныходин другому внутри каждого из которых длительности работы объектов 45расположены в порядке возрастанияих величин. Окончательный вид, к которому приводится временная диаграмма, приведен на фиг. 3 (каждый отрезок внутри параллельного подпроцессапредставляется в виде прираще-"ния к предыдущему). Те алгоритмы уп"равления, для которых невозможно однозначно выделить параллельные подпроцессы, т.е. которые -содержат горизонтальные отрезки, относящиеся кнескольким подпроцессам, можно свести к необходимому виду путем "разрезания" данных отрезков в точках пересечения с границами подпроцессов. При этом номера получившихся отрезков, отнесенных к разным подпроцессам, остаются одинаковыми. Описанные действия иллюстрируются на фиг. 4 и 5.Процессы рассмотренного типа широко распространены во многих отраслях народного хозяйства: нефтепереработке, нефтехимии, машиностроении и др.Для подготовки устройства к рабо" те требуется настройка его на определенный процесс, Для этого из имеющегося набора модулей выбирается соответствующий модуль временных задержек (крайний левый по фиг. 1): модуль требуемых команд (крайний справа снизу) и модуль адресов объектов (посередине), В модуле временных задержек в последовательных ячейках памяти, начиная с нулевой, хранятся значения длин отрезков (фиг. 3 слева - направо), в модуле команд - соответствующие команды (включить, вы ключить)., в модуле адресов - двоичные коды адресов объектов в порядке соответствующем фиг. 3 (сверху-вниз), Кроме того, в. модуле адресов в крайнем левом (старшем) разряде нули записаны только в тех ячейках, которые соответствуют последним объектам в подпроцессе, (в остальных - единицы), а в соседних разрядах единица записана только в последней ячейке, соответствующей концу цикла управления (в остальных нули).В управляющем модуле (правый верхний по фиг. 1), который. тоже выпол-:. няется на основе постоянного запоминающего устройства, хранится алгоритм работы устройства. Данный алгоритм ориентирован на процессыпред" ставленные на фиг. 3 и в общем виде ниже.1. Начало цикла.12. Начало обработки первого параллельного подпроцесса.3. Выбор первого объекта в подпроцессе.4. Выдача команды к объекту.5. Если все объекты подпроцесса включены в работу, идти к 8, иначе идти к 6.6. Выбор очередного объекта в подпроцессе.7. Идти к 4.8Выбор временного параметра 1 С первого объекта в подпроцессе.Устройство работает следующим образом.В первом такте по шине 27 (см. фиг. 1, 3 и 6) запуска устройства поступает сигнал, устанавливающий в ноль первый 9 и четвертый 12 регист 55 9. Уменьшение ьТ на единицу (счетвремени),10, Если ь с равно нулю, то идтик 11. Иначе идти к 9.11. Если в подпроцессе отследенынсе объекты, то идти к 14, Иначе идти к 12.12. Выбор временного параметраде очередного объекта н подпроцессе, 1013. Идти к 9.14. Если цикл управления закончен, то идти к 17, Иначе идти к 15.15. Начало обработки следующегопараллельного подпроцесса. 1516. Идти к 3.17. Конец.Возможный вариант блок-схемы данного алгоритма приведен на фиг 6.Используемые в ней обозначения имеютследующий смысл: АР 1, АР 2, АРЗ - первый, второй и третий адресные регист-ры (на фиг. 1 имеют номера 9, 10,11 соответственно); ВР 1, ВР 2, ВРЗ -выходные регистры (по фиг, 1-5, 6 и7, 5 - счетчик времени, 6 - выходнойрегистр блока памяти команд, 7 - регистр номера канала); ВШ 1, ВШ 2,ВШЗ -выходные шины блоков памяти первоговторого и третьего модулей соответственно; СтРВРЗ- старший разряд ВРЗ,СПВР 1 - значение сигнала переносаВР 1; ППРВРЗ - предпоследний разрядВРЗ, Числа, записанные слева от операций в блоках, указывают номер шиныпо фиг. 1, которая кодирует даннуюоперацию. Числа справа являются номерами ячеек памяти блока 4 памяти.В таблице приведен возможный вариант карты заполнения блока 4 памяти, а также содержится ряд необходимых пояснений работы алгоритма. Восклицательный знак около признака перехода используется н том случае,когда значение данного признака меняется случайным образом адрес переходаот признака зависит, но последующиеоперации не зависят от него.Содержимое пропущенных ячеек памяти (7, 8, 15) является безразличным. Символ Х может принимать значение "1". или "0". ры адреса и запускающий первый генератор 23 прямоугольных импульсон.Схема формирования управляющего сигнала и его длительность, определяющаяся значением выражения Т =Тсч 4 +Тп +и сч 4 пз +Т , зависят от того, какая элес 7ментная база используется для реализации устройства. Например, можно испольэовать схему, приведенную на фиг. 8. Период Т, сигналов генератора 23 равен выбранной единице времени (например, одной секунде) для измерения временных отрезков (наиболее целесообразное значение единицы времени равно наибольшему общему делителю величин отрезков на фиг. 3 или 2).В следующем такте по импульсу с выхода первого генератора 23 прямоугольных импульсов включается второй генератор 24 прямоугольных импульсов, Период следования импульсов данного генератора должен быть не меньше,чем сЧ 4 ЪП 8 ЬЧ 4 Д 04 Угде Т- длительность считыванияСЧ 4,информации из блока 4 памяти;Т - длительность записи инфорэонмации в регистр 8 выдачиТ - длительность операции нывччитания в регистре 5 выдачи (до появления сигнала переноса)ТА - время задержки сигнала наэлементе 22 И;- время реакции генератора24 от сигнала на входе останона.Поимпульсу с выхода генератора24 считывается информация из блока4.памяти. По сигналу с выхода элемента 26 задержки она принимается нрегистр 8 вьдачи. Время запаздываниясигнала на элементе 26 задержки рав 4При появлении информации на первой группе выходов (справа по фиг.1)регистра 8 выдачи, являющейся управляющей для первых трех модулей,выполняются действия, отраженные нблок-схеме на фиг. 6, назначение каждого сигнала на шинах 13-21 понятно иэ их названий (шина 13 подключена к счетному входу первого 9 регистра адреса; шина 14 - к входу управления приемом регистра 5 вьдачи,1377822 т = (3 и + 4) т,45 15 - к входу обратного счета регистра 5; 16 - к входу управления приемом в регистр17 - к входам управления приемом в регистры 10 и 11 адреса; 18 - к счетным входам регистров 10 и 11; 19 - к входам управления считыванием блоков 1, 2 и 3 памяти 20 - к входу управления приемом регистра 6; 21 - ко .входам 10 установки нуля регистров 6 и 7.Объект с нулевым адресом (регистр 7) предполагается не существующим: данный адрес используется в тех случаях, когда требуется отключиться от объектов (например, для смены команды). Если на выходе предпоследнего разряда регистра 7 выдачи появляется единица, то она поступает на вход останова генератора 23 и останавливает его. Значение старшего разряда регистра 7 и сигнала переноса регистра 5 являются признаками условного перехода и поступают на входы старших разрядов регистра .12 адреса управляющего модуля. Кроме того, единичное значение сигнала переноса е регистра 5, появляющееся по сигналу на шине 15,если перед этим в регистре 5 было ненулевое значение, поступает на первый вход элемента 22 И, на втором входе которого тоже единичное значение с шины 15. В результате этого останавливается генератор 24 прямоугольных импульсов (ожидается окончание единицы времени Т, ).Сигнал с выхода элемента 25 задержки поступает на входы управления записью в регистр 12 адреса после появления новой информации на его входах. Величина запаздывания сигнала на элементе 25 задержки равна Т = = тт -Тм-Т Ро(предполагается, что Т, , +То не превышает время записи в регистр 12).Затем устройство ожидает появление сигнала на выходе генератора 24 и перечисленные действия повторяются. На фиг. 7 приведен пример исполнения генераторов 23 и 24 импульсов.Выводы 1-6 генераторов 23 и 24 яв ляются соответственно входами запус" ка (1,4) входами останова (2,5) и выходами (3,6). Скважность импульсов генератора 23 регулируется изменением параметров цепочки СЗ-Р. Дли тельность импульсов должна быть равна периоду Т следования импульсов генератора 24, чтобы до исчезновения импульсов запуска на входе генератора 24 сигнал останова со входа 5 был снят. По той же причине импульс запуска на входе 1 должен быть снят одновременно с появлением новой информации на входах регистра 7 (см. Фиг, 1).Следует отметить, что минимальная длительность, единицы времени для рассматриваемых процессов, полученная путем анализа блок-схемы алгоритма (фиг. 6), составляет где М - максимальное число объектов в подпроцессе. Формула изобретения Устройство программирования длительностей временных интервалов, содержащее регистры времени, регистры команд и блок текущего времени, о тл и ч а ю щ е е с я тем, что, с целью формирования временной информации для нескольких объектов, в него введены два блока памяти, четыре регистра выдачи, четыре регистра адреса, элемент И, два элемента задержки и генератор прямоугольных импульсов, причем регистры времени выполнены в виде первого блока памяти, регистры команд - в виде второго блока памяти, блок текущего времени выполнен в виде первого генератора прямоугольных импульсов, при этом адресные входы .первого, второго, третьего и четвертого блоков памяти соединены соответственно с выходами одно" именных регистров адреса, информационные выходы блоков памяти подключены соответственно к информационным входам одноименных регистров выдачи, входы установки нуля первого ичетвертого регистра адреса и вход запуска первого генератора прямоугольных импульсов соединены с шиной запуска устройства, вход останова и выход первого генератора прямоугольных импульсов подключены соответственно к выходу первого признакового разряда третьего регистра выдачи и к входу запуска второго генератора прямоугольных импульсов, вход останова которого соединен с выходом элемента И, выход - с входами первого и второго элементов задержки и со входом управ" ления считыванием четвертого блока1377822 Содержимое памяти Старшие разряды адреса перехода Адрес перехода Иладшиеразрядыадресапер. Значения управляющих шин Признакперехода Приз- Признакнак =1= О СтРВРЗ СПВР 1 13,21 0СПВР 11 1 0 Х 0 2СтВРЗ 3 3 СПВР 11 4 4 СПВР 1 5 1 Я Х 0 0 Х 0 13 6 СтВРЗ 0 0 Х 0 ; 1 10 Х 0 12 Х 13 Х 13 Х 0 18,0 19 памяти, выходы первого и второго элементов задержки подключены соответственно к входам управления приемом вчетвертые регистр адреса и регистрвыдачи, выход переноса первого регистра выдачи соединен с первым входом элемента И и с входом первогоразряда модификации адреса четвертого регистра адреса, вход второго разряда которого подключен к выходу второго признакового разряда третьегорегистра выдачи, выходы первого регистра адреса соединены с информационными входами второго и третьегорегистров адреса, выход первого разряда четвертого регистра выдачи подключен к входам установки нуля второго и третьего регистров выдачи;выход второго разряда - по входу управления приемом второго регистра выВспомогательная информация 10 СтВРЗ 11 11 СПВР 1 4 12 СПВР 1 513 СПВР 1 5 16 СПВР 11 4 17 18 СтВР 3, 3дачи, выход третьего разряда - к входам управления считыванием первого,второго и третьего блоков памяти, 5выход четвертого разряда - к счетным входам второго и третьего регистров адреса, выход пятого разряда -к входам управления приемом второгои третьего регистров адреса, выходшестого разряда - к входу управления Оприемом третьего регистра выдачи,выход седьмого разряда - к входу обратного счета первого регистра выдачи и к второму входу элемента И, выход восьмого Разряда - к входу управления приемом первого регистра выдачи, выход девятого разряда - к счетному входу первого регистра адреса,остальные выходы четвертого регистра 20 выдачи соединены с соответствующимивходами первого регистра адреса. 0 0 1 000010001 О 1 0 000000100 0 1 1 000100110 1 О 0 010010001 1 О 1 001000000 1 1 0 000000100 0 0 0 100100000 0 1 0 000000100 0 1 1 000100110 1 0 0 010010001 1 0 1 001000000 1 0 1 001000000 1 0 0 010010001 0 1 0 000000100 0 1 1 000100110поногатлвпаа инФормайма рюиюф Прц СПВ 5 0 000000 6 СтВ 0 00.1001 2 ЗО Див. 2 Ю й 10 20 Фае. 8 рийакара 4 3 Старане раарядмдраса варкод Продолжение таблицы 000001000 000001000Заказ Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,71/44 ВНИИПИ Госу по делам 113035, Москвираж 373арственногозобретенийЖ, Рауш Подписноекомитета СССРоткрытийская наб., д. 4/5