Устройство для сопряжения датчиков с электронной вычислительной машиной

19) (11) А 06 Р 13/00 Яр р СА БРЕТЕН етееств Изоб 8.8 ство СССР/00, 1984,стигаствобуТВО СО л е ся к в язе эн СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЭОБРЕТЕНИЙ И ОТКРЬГГИЙ К АВТОРСКОМУ СВИД(46) 30.01.86, В (72) В.В.Голицын (53) 681.326.34( (56) Авторское с Ф 129600, кл. 0 54) УСТРОЙС ДЛЯ П ДАТЧИКОВ С ЭВМ57) Изобретение относи ительной технике, пред равления манипуажно-сборочным обо емах реального для группового уляторами и монтрудованием в сисмасштаба времени ния является увуправляемых от Э ретение являетсяавторскому свиде1 Я 1129600 е ь Целью изобр еличение колич ВМ датчиков. дополнительн тельству СССР Ц л изобретения д а счет введения в устро пряжения датчиков с ЭВМ о регистра и соответств 2 з.п. ф-лы, 5 ил.1 1Изобретение относится к вычислительной технике и предназначено для группового управления манипуляторами и монтажно-сборочнымоборудованием в системах реального масштаба времени,Целью изобретения является увеличение допустимого количества управляемых от ЭВМ датчиков.На фиг. 1 представлена блок-схема устройства; на Фиг. 2 - принципиальная электрическая схема анализатора сигналов; на фиг. 3 - блоксвязи с каналом ЭВМ на фиг. 4формирователь сигналов прерыванияна фиг. 5 - схема шифратора прерывания.Устройство для сопряжения дат 1 икон с ЭВМ (Фиг. 1 содержит блок1 связи с каналом 2 ЭВМ, соединенные между собой, двунаправленной шиной данных адресов, первой, второйи третьей линиями входных синхросигналов блока 1, линией выходногосинхросигнала, подключенной к первому синхроныходу блока 1. Группаадресных выходов блока 1 подключена к информационному входу дешифратора 3 адресов, состоящего из первого регистра 4, выполненного на стробируемых 3 -триггерах, и стробируемого дешифратора 5. Стробирующийвход регистра 4 подкпючен к первомусинхровходу блока 1, а выходы егоподключены к информационным ходам дешифратора 5, стробирующий входкоторого подключен к второму синхрозыходу блоха 1. К линии приема дискретной информации б подключены входблока 7 контроля на четнасть и входблока 8 сдвиговых регистров. разделенного на секции сдвиговьгх регистров 9, соединенных последовательно. Выходы каждого сднигового регистра 9 подключены к первой группе инФормационных входов соответствующего анализатора 10 сигналов.Вторые группы информационных вхоцон анализаторов 10 сигналов с.оединены между собой и подключены к группе информационных выходов блок:а 1.Первые управляющие входы анализаторов 1 О сигнала подключены к соответствующим выходам дешифратора 5, вторые управляющие входы подключены кпервым выходам соответствующих формирователей 11 сигналов прерывания,третьи управляющие входы соединенымежду собой и подключены к выходу208557 2 блока 1 контроля на четность, Выходыанали.заторов 10 сигнала подключены к первым входам соответствующих формирователей 11 сигнала прерывания, нторые входы которых соединены между собой и подключены к третьему синхровходу блока 1, а третьи входы подключены к последовательно проходящей через формирователь 11 сигналов прерывания линии 12 предоставления прерывания.Первые вьходы формирователей 11 сигналов прерывания подключены к входам элемента ИЛИ 13, выход которого подключен к линии 14 требования прерывания канала 2 ЭВМ, Вторые выходы формирователей 11 сигналов прерывания подключены к входам шифрато 1 а 15, управляющий выход которого подключен к управляющему вхо 5 ,1015 20 ду блока 1 и тактирующему входу буФерного регистра 1 б памяти, информационные нходы которого подключенык первой группе информационных выходов шифратора 15, а выходы - кпервой группе информационных входовблока 1, вторая группа информационных входов которого подключена квторой группе информационных выходов шифратора 15.Анализатор 1 О сигналов (Фиг. 2),предназначенный для контроля уровнясигнала одного из группы сигналовдатчик:а, принимаемых соответствующим сдвиговым регистром 9, содержит 35узел памяти 17, в состав котороговходят второй регистр 18 для выбораномера сигнала, первый триггер 19для настройки на ожидаемый уровеньсигнала и второй триггер 20, построенный на базе 3-триггеров. Выходывторого регистра 18 подключены к адресным входам мультиплексора 21, вкачестве которого может быть применен один из стандартных мультиплексаров, например микросхема типаК 155 КП 7. Информационные входы мультиплексора 21 образуют первую группу информационных входованализатора 10 сигнала, а вторую 50группу образуют информационные входы второго регистра 18 совместнос О -входами первого и второго триггеров 19 и 20, Тактирующие входырегистра 18 соединены с тактирующими входами первого и второго триггеров 19 и 20 и подключены к первому управляющему входу анализатора10 сигнала к второму управляющему3 1входу подключен 1 -вход второго триггера 20, выход которого подключенк первому входу первого элементаИ 22, второй вход которого подключен к выходу элемента ИСКЛ 10 ЧАЯЩЕЕИЛИ 23, третий вход является третьимуправляющим входом анализатора 10сигналов, а выход - выходом анализатора 10 сигналов. Инверсный выходмультиплексора 21 подключен к первоку входу элемента ИСКЛЮЧАЮЩЕЕИЛИ 23, второй вход которого подключен к выходу первого триггера 19.Блок 1 фиг. 3) связи с каналом2 ЭВИ содержит узел 24 формирователей (в его состав входят первый ивторой шинные формирователи 25 и26), имеющих двунаправленный каналВ, входной канал А, выходной канал С и управляющий направлением передачи информации вход У. Канал Впервого шинного формирователя 25подключен к старшим разрядам данныхадресов канала 2 ЭВМ, а к младшимразрядам подключен канал В второгошинного формирователя 26,Каналы А первого и второго шинныхформирователей 25 и 26 являются первой и второй группами информационных входов блока 1, соответственноканалы С первого и второго шинныхформирователей 25 и 26 совместноявляются группой информационных выходов, группой адресных выходов блока 1 и через наборное поле 27, предназначенное для выделения кода адреса обращения ЭВМ к описываемому устройству, выполненное в виде набораэлементов НЕ и наборного поля перемычек, подключены к входам второгоэлемента И 28, Выход элемента И 28подключен к Э -входу третьего триггера 29, предназначенного для фиксации обращении ЭВМ к устройству,стробирующий вход его является первым синхровходом блока 1, а выходподключен к первым входам третьегои четвертого элементов И 30 и 31.Второй вход третьего элемента И 30является третьим синхровходом блока1, а выход его подключен к управляющему входу первого шинного формирователя 25 и первому входу второго элемента ИЛИ 32, выход которого является первым синхровыходомблока 1. Второй вход четвертого элемента И 31 является вторым синхровходом блока 1, а выход его - вто-.рым синхровходом блока 1 и подклю 208557 4чен к второму входу второго элемента ИЛИ 32.Формирователь 11 сигналов прерывания (фиг. 4) содержит четвертыйтриггер 33, вход установки в единицукоторого является информационнымвходом формирователя 11, выход является первым выходом формирователя 1 и соединен с входом данных пятого триггера 4, синхровход которого является синхровходом формирователя 11, Неинвертирующий и инвертирующий выходы пятого триггера 4 соединены с первыми входами пятого 35и шестого 36 элементов И соответственно, вторые входы которых соединены между собой и являются управляющим входом формирователя 11,авыходы - вторым и третьим выходами формирователя 11 соответственно, выход пятого элемента И 35 соединенс входом сброса четвертого триггера 33.Один из возможных вариантов схемы шифРатоРа 15, предназначенногодля формирования кода вектора прерывания, например для случая, когдаустройство содержит восемь анализаторов сигналов, приведен на фиг,5.30Шифратор 15 сдержит первый элементИЛИ-НЕ 37, восемь входов которогоявляются входами шифратора 15 и соединены с входами второго - четвертого элементов ИЛИ-НЕ 38-40 по схемепреобразования восьмиразрядногоунитарного кода в трехразрядный лов зиционный двоичный код. Выход первого элемента ИЛИ-НЕ 37 являетсяуправляющим выходом шифратора 15.Выходы второго - четвертого элемен тов ИЛИ-НЕ 38-40 являются первойгруппой информационных выходов шифратора 15, а вторая группа информационных выходов является выходамиузла 41 коммутационных элементов, 45 выполненного в виде наборного поля перемычек.Устройство работает следующим образом.При включении напряжения пита ния в цепи общего сброса (не показана) канала 2 вырабатывается импульсный сигнал, которым устанавливаются в нулевое состояние триггеры 20 во всех анализаторах 10 сиг налов, а также триггеры 33 и триггеры 34 во всех формирователях11, в результате чего формирователи 11 устанавливаются в пассив 1208557ное состояние. При этом на всех входах элемента ИЛИ 13 устанавливается уровень "0", и сигнал требования прерывания на линии 14 не вырабатывается. На первых входах элементов И 36 устанавливается уровень "1", и сигнал предоставленияпрерывания из канала 2 по линиипредоставления прерывания может передаваться для обслуживания: другихустройств, имеющих меньший приоритет относительно описываемого устройства, В пассивное состояние устанавливаются и анализаторы 10 сигналов, так как прохождение сигналов через элемент И 22 заблокировано уровнем "0", поступающего наего первый вход с выхода триггера20, и устройство не реагирует наинформацию от датчиков, поступающую последовательным кодом с входа 6 в блок 8, построенный как стандартный сдвигающий регистр с параллельным съемом информаций. Отсутствие сбоев в принимаемой информа -ции проверяется блоком 7, в качестве которого может быть примененаодна из известных схем, напримерсхема контроля по модулю "2" каж.дога байта принимаемой информацииили схема контроля по модулю "4"всего принимаемого слова состояния датчика. Блок 7 вырабатывает насвоем выходе импульсный сигнал "1"в промежутках между сеансами связипри условии, если в предшествующемсеансе связи не зафиксирована ошибка,Перевод одного из анализаторов10 сигналов в состояние ожиданияосуществляется следующим образом.В адресной части машинного циклаодин из кодов адреса описываемого,устройства число адресов обращенияк устройству равно количеству анализаторов 10 сигналов в нем) из канала 2 поступает в каналы В шинныхформирователей 25 и 26 ииз каналов Сэтих формирователей распределяетсяна входы наборного поля 27 и входырегистра 4 (на входы наборного поляподключены старшие разряды кода,определяющие основной адрес обращения к устройству), в результатечего на входе и выходе триггера 29устанавливается сигнал "1", на входах и выходах регистра 4 устанавливается код обращения к одному изанализаторов 10. При поступлении с канала 2 синхросигнала (первый синхровход блока 1), отделяющего адресную часть от информационной, в течение времени действия этого синхросигнала осуществляется фиксациявыходных уровней сигнала на выходетриггера 29 и на выходах регистра4. При этом на первом входе элементов И 31 устанавливается сигнал 1",О на входах дешифратора 5 - код обращения к выбранному анализатору 10,а в канале 2 формируется код настройки анализатора 1 О, представляющий для настройки на ожидаемый уровеньсигнала от датчика и выделенныйбит с сигналом "1" для установки втриггера 20. Пройдя из каналовВ в каналы С шинных формирователей25 и.26, код настройки устанавливается на информационных входахвсех узлов 17 памяти. При поступлении на второй вход элемента И 31через второй синхровход блока 1 наего выходе формируется импульс,поступающий на стробирующий вход 20 25 ЗО 35 дешифратора 5, в результате чегона одном из выходов дешифратора 5в соответствии с кодом, зафиксированным в регистре 4, формируетсясигнал, поступающий на первый управляющий вход выбранного анализатора 10, при этом в регистре 18этого блока запоминается код номера датчика в секции, который необходимо анализировать в данныйотрезок времени, в триггере 19 записывается уровень сигнала, ожидаемого от этого датчика, Триггер20 устанавливается в единичноесостояние, подготовив тем самым элемент И 22 к прохождению сигналаот элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 23 в Формирователь 11. Одновременно с этим сигнал с выхода элемента И 3 через второй вход элемента ИЛИ 32 поступает в канал 2 и уведомляет центральный процессор о приеме устройством инФормации из канала 2, после чего снимаются сигналы с первого и второго синхровходов блока 1 и завершается машинный цикл обращения к устройству. собой группу битов, определяющуюкод номера выбранного датчика в сдвигающем регистре 9, выделенный битЕсли в процессе управления потребуется, не дожидаясь поступления сигнала от выбранного датчика, перевести анализатор 10 сигналов в пассивное состояние, повторяется описанная выше процедура, но в коде настройки 1 О анализатора выделенный бит для управления триггером 20 должен иметь уровень "0".Аналогично независимо друг от друга могут быть активизированы или переведены в пассивное состояние остальные анализаторы 10, входящие в устройство или такие же устройства, подключенные к каналу 2 и отличающиеся друг от друга конфигурацией перемЫчек в наборном поле 27 и узле 41 коммутационных элементов.После активизации анализатора 10 элемент И 22 оказывается подготовленным для пропускания на выход анализатора 1 О импульса от блока 7 при появлении сигнала "1" на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 23. Мультиплексор 21, в качестве которого применяется стандартный мультиплексор, например микросхема типа К 155 КП 7, передает на первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 23 инвертированный сигнал от выбранного датчика. Сигнал "1" на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 23 появля - ется при совпадении уровней .сигналов выбранного датчика и выхода триггера 19 и, проходя через элемент И 22 на выход анализатора 1 О, осуществляет активизацию связанного с ним формирователя 11 сигналов прерывания. При этом триггер 33 устанавливается в единичное состояние, сигнал "1" с его выхода сбрасывает в нулевое состояние триггер 20, переводя тем самым в пассивное состояние анализатор 10. Одновременно этот сигнал, проходя через элемент ИЛИ 13, формирует в канале 2 сигнал требования прерывания и подготавливает к переключению триггер 34.Переключение триггера 34 происходит при передаче на второй вход формирователя 11 по линии третьего синхровхода блока 1 очередного синхронизирующего импульса канала 2, после чего формирователь 11 переходит в состояние ожидания сигнала по линии 12 предоставления прерывания, которым должна ответить ЭВМ50 55 Для выхода на нужную подпрограмму центральный процессор осуществляет дополнительное обращение по адресу описываемого устройства. По завершении адресной части машинного цикла и приходе из канала 2 первого синхронизирующего импульса на первом входе элемента И 30 устанавливается сигнал "1". 12085105202530354045 57 8в ответ на сигнал в линии 14 требования прерывания. Если прохождение сигнала по линии 12 предоставления прерывания не заблокировано устройствами, имеющими более высокий,приоритет, или предыдущим формирователем 11 рассматриваемого устройства. то дальнейшее прохождение сигнала по линии 12 предоставления прерывания через элемент И 36 блокируется уровнем "О" на первом входе элемента И 36. Приход сигнала предоставления прерывания вызывает появление сигнала на выходе элемента И 35. Этим сигналом сбрасывается в нулевое состояние триггер 33, в результате чего подготавливается к сбросу в нулевое состояние триггер 34, и снимается сигнал с линии 14 требования прерывания, Кроме того, сигнал с выходов элемента И 30 поступает на соответствующий вход шифратора 15, в результате чего на выходе элемента ИЛИ-НЕ 37 вырабатывается управляющий сигнал, а на выходах элементов ИЛИ-НЕ 38, 39 и 40 формируется код формирователя, вызвавшего прерывание. Управляющий сигнал с выхода элемента ИЛИ-НЕ 37 через управляющий вход блока 1 коммутирует направление передачи информации через второй шинный формирователь 26 из канала А в канал В. Код вектора прерывания из узла коммутационных элементов 41 поступает в канал 2 и используется центральным процессором для программной реализации обслуживания прерывания. Вслед за этим с линии 12 предоставления прерывания снимается сигнал, что приводит к снятию управляющего сигнала с выхода элемента ИЛИ-НЕ 37 и фиксации кода формирователя 11 в буферном регистре 16. По приходе по линии третьего синхровхода блока 1 очередного синхронизирующего импульса происходит сброс в нулевое состояние триггера 34, и формирователь 11 возвращается в исходное состояние.При поступлении на второй вход элемента И 30 сигнал синхронизации ввода информации в канал 2 через третий синхровход блока 1 на его выходе вырабатывается сигнал, который через управляющий вход первого шинного формирователя 25 коммутирует направление передачи информации .в нем из канала А в канал В, Код формирователя 11, последним вызвавший прерывание, иэ буферного регистра 16 памяти передается в канал 2. Вместе с тем выходной сигнал элемента И 30 через первый вход элемента ИЛИ 32 передается в канал 2, информируя центральный процессор о выдаче кода из устройства в канал 2, Центральный процессор принимает код и завершает машин. ный цикл обращения к предлагаемому устройству снятием синхронизирующих сигналов с первого и третьего синхровходов блока 1.Формула изобретения1Устройство для сопряжениядатчиков с ЭВМ по авт,св. У 1129600,о т л и ч а ю щ е е с я тем, что,с целью увеличения допустимого количества сопрягаемых с ЭВИ датчиков, устройство содержит буферныйрегистр, информационные входы и входсинхронизации которого подключенысоответственно к дополнительныминформационным выходам и к управляющему выходу шифратора, выходы буферного регистра подключены к третьему информационному входу блокасвязи с каналом, третий синхровходкоторого является третьим синхровходом устройства,12085572. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок связи с каналом содержит два шинныхформирователя, наборное поле, второй, третий и четвертый элементы И,третий триггер, второй элемент ИЛИ,информационные входы второй группышинных формирователей являются вторым информационным входом блока свя- О эи, информационные входы первой группы первого и второго шинных формирователей являются соответственнопервым и третьим информационнымиходами блока связи, выходы первого 15 и второго шинных формирователей являются соответственно информационными выходами первой и второй группблока связи, выходы первого шинногоформирователя соединены с входами 2 О наборного поля, выходы которогосоединены с входами второго элемента И, выход которого соединен сП-входом третьего триггера, синхровход которого является первым синх ровходом блока связи, первые входытретьего и четвертого элементов Иобъединены между собой и подключенык выходу третьего триггера, вторыевходы третьего и четвертого элементов И являются соответственно вторым и третьим синхровходами блокасвязи, выход третьего элемента Исоединен с управляющим входом второго шинного формирователя, выходчетвертого элемента И является вторым синхровыходом блока связи исоединен с вторым элементом ИЛИ,выход которого является первымсинхровыходом блока связи, управляющий вход первого шинного формирователя является управляющим входом блока связи.1208557 Составитель М,ЕсенинаТехред Т.Тулик Редактор Л.Веселовск орректор С Ше Тираж 673 П Государственного комитета СССР елам изобретений и открытий ква, Ж, Раушская наб., д, 4 Заказ 289 58 писно ВНИИПИ по 13035, М