Устройство для сопряжения

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ЯО 120 8 Г 13/00 04 ГОСУД ПО Д ОПИСАН К АВТОРСКОМ ЕТЕНИ ТВУ ВИДЕТ дами мульго соединра, выходым вхо о о к ввоегистр,роля ггер,ел кон ватель, в пы которо ами второ ход тригг ЕННЫЙ КОМИТЕТ СССРЗОБРЕТЕНИЙ И ОТКРЫТИЙ(7) Минский конструкторско-технлогический экспериментальный инстут автомобильной промьппленности(56) Авторское свидетельство СССУ 981402, кл. 6 06 Г 3/04, 1983.Патент США В 4115856,кл. С 06 Р 3/04, 978.)(57) 1. УСТРОЙСТВО ДПЯ СОПР ЖЕНИЯ, содержащее блоки ввода-вывода, входы группы, первый, второйи третий выходы, входы-выходы первой группы и первый вход которыхявляются соответственно входамигруппы, первым, вторым и третьимвыходами, входами-выходами первойгруппы и первым входом устройства,о т л и ч а ю щ е е с я тем, что,с целью повышения быстродействияустройства, в него введены мультиплексор, регистр, дешифратор, блоксинхронизации, первый и второйшинные формирователи, входы-выходыпервой группы которого соединеныс входами-выходами второй группыблоков ввода-вывода, вторые входыкоторых соединены с соответствующими разрядами входов-выходов первгруппы второго шинного формирователя, входы-выходы второй группы которого соединены с входами-выходамипервой группы первого шинного формирователя, входы-выходы второйгруппы которого являются входамивыходами второй группы устройства,соответствующие разряды входов-выходов второй группы второго шинногоформирователя соединены соответственно с первым входом мультиплексора и выходом дешифратора, первыйвход которого соединен с входомпервого шинного формирователя, первым входом регистра и первым выходоблока синхронизации, второй и третий выходы которого соединены соответственно с вторым и третьим вхо ексора, выход которо- вторым входом регист которого соединен с вто- Р д м дешифратора, первый и второй входы, входы-выходы первой группы, четвертый и пятый выходы блока синхронизации являются соответственно вторым и третьим входами, входами-выходами третьей группы, четвертйм и пятым выходами устройства, первый и второй входы второго шинного формирователя соединены с первым и вторым входами блока синхронизации, входы-выходы второй груп пы которого соединены с входами- выходами третьей группы блоков ввода-вывода, третий и четвертый входы и вход-выход которых является соответственно четвертым и пятым входами и входом-выходом устройства.2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что бло да-вывода содержит тузел синхронизации,четности, шинный форды-выходы первой груявляются входами-выхгруппы блока, первыйра является вторым входом блока,второй вход триггера соединен спервым входом узла контроля четности, третьим входом узла синхронизации, вторым входом шинного формирователя и является третьим входом блока, входы группы шинного формирователя соединены с входамигруппы узла контроля четности:.и регистра и являются входами группыблока, первый и второй выходы узласинхронизации и выход регистраявляются соответственно четвертым, вторым и третьим выходамиблока, третий вход триггера соединен с первым входом узла синхронизации и является первым входом блока, выход узла контроля четностисоединен с вторым входом узла. синхронизации и является первым выхоцомблока, входы-выходы группы узлаконтроля четности являются входами-выходами первой группы блока.,выход триггера соединен с первымвходом шинного формирователя, третьим входом синхронизации и первым входом регистра, второй входкоторого соединен с пятым входомузла синхронизации и является четвертым входом блока,3, Устройство по п, 1, о т л ич а ю щ е е с я тем, что блоксинхронизации содержит первый и второй триггеры, элемент задержки,первый и второй одновибраторы, первый и второй элементы ИЛИ, шинныйформирователь, первый, второй, третий, четвертый и пятый элементы И,первые входы четвертого и пятогоэ.пементов И являются первым входомбпока, второй вход четвертого элемента.И является вторым входом блока, первый и второй входы второгоэлемента ИЛИ являются соответственно четвертым и пятым входами бло 208558ка, третий вход первого триггерасоединен с третьим входом первогоэлемента И и вместе с входами-выходами первой группы шинного формирователя являются входами-выходамивторой группы блока, первый входпервого одновибратора, выходы первого элемента И и входы-выходывторой группы шинного формирователя являются входами-выходами перзой группы блока, выход четвертогоэлемента И соединен с вторым входом первого элемента И, вторым входом второго триггера, третьим входом первого триггера, вторым входомпервого одновибратора и первым входом второго одновибратора, первыйвыход которого соединен с первымвходом второго триггера, выход которого соединен с первыми входамипервого элемента ИЛИ, первого и третьего элементов И и является третьим выходом блока, первый выходпервого триггера соединен с входомэлемента задержки, выход которого"оединен с вторым входом второгоодновибратора, второй выход которого соединен с вторым входом третье-.го элемента И, выход которого является пятым выходом блока, первыйвыход первого одновибратора соединенпервым входом первого триггера,второй выход которого соединен свторыми входами второго элемента Ипервого элемента ИЛИ и являетсявторым выходом блока, второй выходпервого одновибратора соединен спервым входом второго элемента И,выход которого является четвертымвыходом блока, выход первого элемента ИЛИ является первым выходом блока, выход второго элемента ИЛИ соединен с вторым входом пятого элемента И, выход которого соединенвходом шинного формирователя.Изобретение относится к области вычислительной техники, предназначено для управления обменом информации в вычислительной системе и может быть использовано для сопряжения в системах управления техноло:.ическими процессами, автоматическими линиями, робото-техническимикомплексами. 5 Целью изобретения является повышение быстродействия устройства.12085 10 15 20 25 30 35 40 45 50 55 На фиг, 1 представлена структурная схема устройства, на фиг. 2структурная схема блока синхронизации.Устройство для сопряжения содержит входы-выходы 1 адреса-данных,входы-выходы 2 управления, блоки 3ввода-вывода, состоящие из шинногоформирователя 4, регистра 5, узла 6синхронизации, узла 7 контроля четности, триггера 8, мультиплексор 9,регистр 10, дешифратор 11, блок 12синхронизации, первый 13 и второй14 шинные формирователи, входы и выходы 15-19 блоков. Блок 12 синхронизации содержит первый - пятыйэлементы И 20-24, первый 25 и второй 26 одновибраторы, первый 27 ивторой 28 триггеры, элемент 29 задержки, первый 30 и второй 31 элементы ИЛИ, шинный формирователь 32.Устройство для сопряжения работает следующим образом.Обмен информацией между управляющими процессором (не показан) иблоками 3 ввода-вывода осуществляется в асинхронном режиме. Циклобмена информацией начинается с выдачи адреса.Процессор вьщает сигнал "Вьща -ча адреса" и сигнал "Ввод-вывод",указывающий на то, что происходитобмен информацией между процессороми блоками 3 ввода-вывода, а на входы-выходы(данных-адреса) - адресное слово, которое через второй .шинный формирователь 13 поступаетна вход мультиплексора 9,Сигнал "Выдача адреса" поступает на вход элемента 23 И блока 12,на второй его вход подается сигнал"Ввод-вывод". Выходной сигнал этого элемента снимает блокировку элемента 20 И, одновибраторов 25 и 26,и триггеров 27 и 28. Запуск одновибратора 25 осуществляется сигналом"Синхронизация выдачи", которыйсопровождает адресное слово, выдаваемое процессором.На выходе одновибратора 25 появляется импульс, который своимпередним фронтом устанавливаеттриггер 27 в состояние "1". Сигналс прямого выхода триггера 27 поступает на входы элемента 30 ИЛИ, элемента 21 и на вход мультиплексора9 на третьем входе которого ужеприсутствует адресное слово. Посигналу ".Номер бчока" мулътиплек 58 4сор 9 выбирает из адресного слова с 6-го по 9-й разряды, указывающие номер выбираемого блока 3. Запись выбранной информации в регистр О производится сигналом, поступающим с выхода элемента 30 ИЛИ. Этот же сигнал подается на вход шинного формирователя 13, который переводится в нейтральное высокоимпедансное состояние, деблокируя тем самым входы-выходы 1 (данных- адреса), и на вход дешифратора 11, разрешая дешифрацию информации, записанной в регистре 10. С выхода дешифратора 11 сигнал, несущий информацию о номере выбранного блока 3, через шинный формирователь 14 поступает на выбранный блок 3 ввода-вывода, Блоки 3 ввода-вывода под. ключаются таким образом, что каждый блок 3, имеющий определенный номер от 0 до 15 подключен к соответствующим входам-выходам, имеющим такой же номер, Этот сигнал заведен на вход триггера 5, а на другой его вход поступает сигнал "Номер блока" с входов-выходов 2 (управления), на которые этот сигнал поступает с выхода элемента 21 И, причем задержка его относительно сигнала, поступившего на вход триггера 15, несущего информацию о номере блока, определяется длительностью блокирующего импульса, поступающего на вход элемента 21 с выхода одновибратора 25.Таким образом, наличие в триггере 15 подключения этих двух сигналов производит его установку в состояние "1", а сигнал на его выходе выводит шинный формирователь 4 из отключенного состояния, давая тем самым разрешение на обмен информацией между процессором и выбранным блоком 3 ввода-вывода.Далее сигнал с выхода триггера 15 подключения попадает на вход узла 6 синхронизации, снимая с него блокировку. На другом входе узла 6 синхронизации присутствует сигнал "Номер блока" из входов в выход 2 (управления), На выходе узла 6 формируется сигнал "Синхронизации приема", указывающий на то, что выбранный блок подключен. Триггер 27 переходит в исходное состояние. При этом снимается блокировка с шинного формирователя 13, адресное слово поступает на вход мультиплек5 12сора 9, блокируется элемент 21 И,снимается сигнал "Номер блока",а следовательно, и сигнал "Синхронизация приема". Выбор блока осуществлен,Сигнал с выхода триггера 27 через элемент 29 задержки. запускаетодновибратор 26, импульс на выходекоторого своим передним фронтомустанавливает триггер 28 в единичное состояние. Далее сигнал с выходатриггера 28 поступает на входы элементов 30 ИЛИ, 22 И, 20 И и на входмультиплексора 9, который выбираетиз адресного слова с 3-го по 5-йразряды, указывающие номер выбираемого модуля. В регистре 10 записьвыбранной информации производитсясигналом, поступающим с элемента30 ИЛИ,Как и в цикле выбора номера блокаэтот сигнал блокирует шинный формирователь 13 и разрешает дешифрациюинформации, записанной в регистре 10,С выхода дешифратора 11 через шинный формирователь 14 сигнал с дешифрованным номером модуля поступаетв выбранный блок 3 ввода-вывода нашинный формирователь 4. Далее сигналпоступает на вход регистра 5, надругом входе которого присутствуетуже сигнал "Номер модуля" с выходаэлемента 22 И, Причем задержка сигнала "Номер модуля", поступившего навход регистра 5, относительно сигнална его другом входе определяетсядлительностью блокирующего импульса,поступающего на вход"элемента 22 Ис выхода одновибратора 26. Одновременно этот же сигнал "Номер модуля"поступает и на вход узла 6 синхронизации. На выходе узла 6 Формируется 08558 бсигнал "Синхронизация приема", указывающий на то, что модуль выбран,Этот сигнал подается в блок 2 навход элемента 20 И, который выдаетсигнал "Синхронизация приема", извещающий процессор о том, что выдачаадреса закончена. Процессор снимает адресное слово и сигналы "Выдача адреса" и "Синхронизация выдачи".1 О Снятие сигнала "Выдача адреса" блокирует одновибраторы 25 и 26, триггеры 27 и 28 и элемент 20 И, Приэтом снимается сигнал "Номер модуля""Синхронизация приема" и блокируется шинный формирователь 13.После окончания цикла выдачиадреса следует цикл записи ин формации в выбранный модуль илицикл чтения информации из выбранно го модуля.В цикле записи информация .сопровождается разрядом контроля по паритету, выдаваемым процессором.1 ерез шинный Формирователь 4 ин 25 Формация поступает на вход узла 7контроля на четность, проверяетсяна четность, сравнивается с контрольным разрядом и в случае несовпаде-,ния узел 7 выдает сигнал "Сбой",З 0 который блокирует узел 6 синхронизации.В цикле чтения информация, выдаваемая выбранным модулем процессору, дополняется узлом 7 контроль- а ным паритетным разрядом.Таким образом, предлагаемое изобретение обеспечивает значительноеповышение быстродействия за счеттого, что шина данных-адреса всегданаходится под постоянной нагрузкойтолько одного выбранного блока ввода-вывода.12 ОЯ 558 Корректор С,Шекмар каз 289/5 одписное ета СССытий НИИПИ Го по делам 113035, Москв4 5 ул, Проектная,илиал ППП "Патент", г. Ужг едактор Л,Беселовска 1 иуаьтипяелсору 8 иупьтиппеитру 9а оставитель Н,Максимовехред Т.Тулнк Тираж б 73 дарственного ком изобретений и от