Цифровое устройство для вычисления обратной величины

( 1 ЩВ ОПИСАН ИЗОБРЕТЕНИДЕТЕЛЬСТВУ АВТОРСКОМУ.85. Бюл. У 29обанов, Г.С.Тимоко и С.Ф.Раздобр25(088.8)ское свидетельсткл. С 06 Е 7/52,ое свидетельствокл. С 06 Р 7/52,ев,в о ССС1975.СССР1969,оторого соеди умматора, пер инеи с входом а, а второй в ргумепта А ус ым входом чет ра, выход кот ен с выхо ый вход к константы ом первоготорого сое(2 устройстдом порядка информациопдного региснен с перора, второй первым выод-свх ройства и ертого вх рого сое ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(54)(57) 1. ЦИФРОВОЕ УСТРОЙСТВО ДЛЯВЫЧИСЛЕНИЯ ОБРАТНОЙ ВЕЛИЧИНЫ, содержащее два входных регистра, сумматори блок синхронизации, о т л и ч а -ю щ е е с я тем, что, с целью повышения быстродействия, в него введеныдва входных регистра, два сумматора,два блока умножения, блок вычитания,блок управления нормализацией, элемент ИЛИ и блок нормализации, причемвход мантиссы аргумента )1 устройствасоединен с информационным входомпервого входного регистра и первыминформационным входом второго входного регистра, второй информационныйвход которого соединен с первым выходом блока нормализации, второй выход которого соединен с первым информационным входом третьего входногорегистра, второй информационный вход вым входом второго сумма вход которого соединен с ходом третьего входного регистра, второй выходкоторого соединен с первым входом третьего сумматора, второй вход которого соединен с входом константы 2 устройства, а выход с первым входом блока вычитания,второй вход которого соединен с выходом первого блока умножения, вход первого сомножителя которого соединен с выходом первого входного регистра, а вход второго сомножителя - с выходом второго блока умножения, входы первого и второго сомножителей которого соединены с выходом второго входного регистра и с третьим входом блока вычитания, четвертый вход которого соединен с выходом второго сумматора, первый выход .блока вычитания соединен с первым входом блока нормализа ции) второй вход которого соединен с вторым выходом блока вычитания, третий выход которого соединен с первым входом элемента ИЛИ, выход которого соединен с третьим входом блока нормализации, а.второй вход - с выходом блока управления нормализацией, первая группа выходов которого соеди- нена с четвертым входом блока нормализации, пятый вход которого соединен с второй группой выходов блока управления нормализацией, группа разрядных информационных входов которого соединена с четвертым выходом блока вычитания, а блок управления нормали". зацией содержит элемент ИЛИ, шифратор и (и) групп ячеек нормализации, каждая из которых состоит из двух элементов И и элемента НЕ, причем в бло ке упрЪвления нормализацией первые входы первого и второго элементов Ипервой группы соединены с инверсным входом первого разряда группы разрядных информационных входов блока управления нормализацией, инверсный входоп+1)-го разряда которой соединен с вторым входом первого элемента И в-ой группы (в=1,2П) соответственно, выход первого элемента Ищ-ой группы соединен с входом элемента НЕ М-ой группы и с первыми входами первого и второго элементов И 1 -ой группы (3=20-1) соответственно, выход элемента НЕ а -ой группы соединен с вторым входом второго элемента И п 1 -ой группы соответственно, выход второго элемента И 1 -ой группы (1=1м -2) соединен с 1 -ым входомшифратора и с 1 -ым выходом второй группы блока управления нормализацией, выход второго элемента И (в)-ой группы соединен с первым входом элемента ИЛИ, выход которого соединен с (и)-ым входом шифратора и (П)-ым выходом второй группы блока управления нормализацией, нулевой выход которой соединен с прямым входом первого разряда группы разрядных информационных входов блока управления нормализацией и с нулевым входом шифратора, выходы которого соединены с первой группой выходов блока управления нормализацией, выход блока управления нормализацией соединен с выходом первого элемента И (и -1)-ой группы и с вторым входом элемента ИЛИ,.2, Устройство по п.1, о т л и ч а - ю щ е е с я тем, что блок вычитания содержит два сумматора, дешифратор, элемент НЕ, первую и вторую группы элементов И, каждая из которых состоит из Л элементов И, третью и четвертую группы. элементов И, каждая из которых состоит из и элементов И, первый и второй элементы И, группу элементов ИЛИ, выходной регистр порядка и выходной регистр мантиссы, информационные входы которого соединены с выходами первого сумматора, первые информационный входы которого соединены с выходами элементов И первой группы, а вторые входы - с выходами элементов И второй группы, первые входы которых являются вторым входом блока вычитания, а вторые входы - с выходом первого элемента И, первый вход которого соединен с выходом элемента НЕ и с первыми входами элементов И третьей группы, вторые входы которых соединены с соответствующими первыми информационными входами второго сумматора, являющимися четвертым входом блока вычитания, вторые информационные входы второго сумматора являющиеся первым входом блока вычитания, соединены с первыми входами соответствующих элементов И четвертой группы, вторые входы которых соединены с выходом старшего разряда второго сумматора, входом элемента НЕ и первым входом второго элемента И, выход которого соединен с первыми входами элементов И первой группы, вторые входы которых являются третьим входом блока вычитания, второй вход второго элемента И соединен с вторым входом первого элемента И. и выходом дешифратора, информационные входы которого соединены с восходами второго сумматора, выход выходного регистра порядка соединен с первым выходом блока вычитания, а информационные входы - с выходами элементов ИЛИ группы, первые и вторые входы которых соединены соответственно с выходами элементов И третьей и четвертой групп, выход И -го младшего разряда выходного регистра мантиссы соединен с третьим выходом блока вычитания, второй выход которого соединен с выходами (п) разрядов выходного регистра мантиссы, инверсные разрядные выходы и прямой выход пер-, вого разряда выходного рЕгистра мантиссы соединены с четвертым выходом блока вычитания, управляющий вход которого соединен с третьими входами . элементов И всех групп.3. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок нормализации содержит входной регистр мантиссы, входной регистр порядка, сумматор, И групп элементов И, каждая из которых состоит из П элементов И, (и+1)-ую и (и+2)-ую группы элементов И, каждая из которых состоит изэлементов И, первую и вторую группы элементов ИЛИ, каждая из которых состоит изи й элементов ИЛИ соответственно ( И и 1 э - разрядность регистров мантиссы и порядка соответственно), выходной регистр мантиссы и выходной регистр порядка, выход кото" рого соединен с вторым выходом блока нормализации, а информационные входы - с выходами элементов ИЛИ второй 1 руппы, первые входы которых соедине1171 ны с выходами элементов И (и+1)-ой группы, вторые входы - с выходами элементов И Ь+2)-ой группы, первые входы которых соединены с соответствующими разрядными выходами сумматора, первые информационные входы которого соединены с первыми входами элементов И (П+1)-ой группы и с выходами входного регистра порядка, а вторые информационные входы - с четвертым входом нормализации, информационные входы входного регистра порядка соединены с первым входом блока нормализации, второй вход которого соединен с входами 01-1) разрядов входного регистра мантиссы, вход 11 -го младшего разряда которого соединен с третьим входом блока нормализации, прямой выход старшего разряда входного регистра мантиссы соединен с вторыми входа,ми элементов И 01+1)-ой группы, а инверсный выход старшего разряда - с . вторыми входами элементов И (и+2)-ой группы, первый выход блока нормализации соединен с выходом выходного регистра мантиссы, информационные входы которого соединены с выходами элементов ИЛИ второй группы, 1 -е входы -ых элементов ИЛИ которой соединены соответственно с выходами-ых элементов И 1-ой группы, первые входы которых соединены с выходами 1 -го разряда входного регистра мантиссы, а вторые входы - с пятым входом блока нормализации, первый управляющий вход которого соединен с управляющими входами входного регистра мантиссы и входного регистра порядка, а второй управляющий вход блока нормализации соединен с третьими входами элементов И всех групп.4. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что каждый блок умножения содержит матрицу из Пх П элементов И и матрицу из м и сумматоров, причем вход 1 -го разряда первого сомножителя блока умножения 783соединен с первыми входами ,1)-ых элементов И матрицы (1=1,,л,1=1, , П ), а выход-го разряда второго сомножителя блока умножения соединен с вторыми входами (1,1)-ых элементов И матрицы, выходы (1,)-ых элементов И матрицы соединены с перФвыми входами (,1 )-ых сумматоров матрицы соответственио, вторые входы ( 1,) -ых и (, И ) -ых сумматоров матрицы соединены с шиной нулевого потенциала устройства, выходы (1, )-ых сумматоров матрицы кроме (1,)-ых и (О,1)-ых сумматоров матрицы соединены с вторыми входами (1+1, -1)-ых сумматоров матрицы, выходы (1,7)-ых и (л, )-ых сумматоров матрицы соединены с выходами блока умножения.5. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок синхронизации содержит четыреД -триггера, элемент И и элемент ИЛИ, первый вход которого соединен с управляющим входом "Прием" аргумента Р устройства, с управляющими входами второго и третьего входных регистров и с входом первого 1) -триггера блока синхронизации, выход которого соединен с управляющими входами первого и четвертого входных регистров и с входом второго 2 -триггера блока синхронизации, выход которого соединен с управляющим входом блока вычитания и входом третьего 3 в тригге блока синхронизации, выход которого соединен с первым управляющим входом блока нор" мализации и входом четвертого3-триггера блока синхронизации, выход которого соединен с первым входом элемента И блока синхронизации, второй вход которого соединен с входом "Конец счета" устройства, а выход - с вторым входом элемента ИЛИ блока синхронизации, выход которого соединен с вторым управляющим входом блока нор" мализации.Изобретение относится к области автоматики и вычислительной техники и может быть использовано в арифметико - логических устройствах вычислительных систем различногоназначения.Целью изобретения является повышение быстродействия устройства,На фиг.1 изображена структурнаясхема цифрового устройства для вычисления обратной величины, на фиг.2 - 5схема блока умножения, на фиг,З -то же, нормализации; на фиг.4 - тоже, вычитания, на фиг.5 - то же,управления нормализацией, на фиг.6 -то же, синхронизации управления. 1 ОУстройство (фиг. 1) содержит входные регистры 1-4, блок 5 синхронизации, блоки 6 и 7 умножения, сумматоры 8-10, блок 11 вычитания, блок 12управления нормализацией, элемент ИЛИ 513, блок 14 нормализации.Блоки 6 и 7 (фиг.2) содержат матрицу из пхп элементов И 15 и матрицуиз пхп сумматоров 16. Блок 14 нормализации (фиг.З) содержит входные регистры мантиссы 17 и порядка 18, сумматор 19, 11 групп элементов И 20 идве группы элементов И 21 и 22, первую 23 и вторую 24 группы элементов ИЛИ, выходные регистры мантисы 2525 и порядка 26.Блок 11 вычитания (фиг.4) содержитдва сумматора 27 и 28, дешифратор 29,элемент НЕ 30, два элемента И 31 и32, первую 33, вторую 34, третью 35, 30четвертую 36 группы элементов И,группу элементов ИЛИ 37, выходныерегистры мантисы 38 и порядка 39.Блок 12 управления нормализацией(фиг,5) содержит шифратор 40, элемент ИЛИ 41, (и -1) ячеек нормализациииз двух элементов И 42 и 43 и элемента НЕ 44,Блок 5 синхронизации (фиг.6) содержит элемент ИЛИ 45, четыре Э - триггера 4046-49 и элемент И 50,Алгоритм работы основан на методе Ньютона, который состоит в вычис-,лении обратной величины по итерационной формуле 45у =у , (2 у;,х)где х - аргумент;1у= -- обратная величина,1.=1; 2 - номер итерации,При 1=0,УО - начальное прибл ениек обратной величине,Устройство работает следуюцим об 55азом.Перед началом работы все регист"ы находятся в нулевом состоянии. В момент приема нор 4 ализованного аргу- мента А во входные регистры 3 и 4, в регистры 1 и 2 записываются мантиса и порядок начального приближения уок обратной величине у аргумента Х Мантиса начального приближения определяется по старшему первому разряд 1 мантисы нормализованного аргументаРлнх=гплн 2где ш - мантиса нормализованногоаргумента х;Рн - порядок нормализованногоаргумента х,и равна1 1тп = -- = ---- = 10,000.У" плн 0.100В результате нормализации т и получаемчпЩЧОн= 0 10" 0 Р 90 н = 10Порядок начального приближенияРон с учетом Р,он равени формируется в сумматоре 8,Вычисление обратной величины осуществляется по выражению (1).Для вычисления квадрата нормализованного числа у, 1 н(в пеРвой итерации У;.,=У ) необходимо вычислить квадрат мантисыш 1 Н и увеличить порядок в два раза. Вычисление квадрата мантисыш , н производится в блоке 6 умножения, на первый и второй вход которогопоступает нормализованная мантиса срегистра 1. Умножение порядка нормализованного числа Р,.н на два соот-.ветствует передаче со сдвигом егона один разряд влево. Следовательно,порядок Р, 1 с регистра 2 на сукатор 10 выдается со сдвигом влево наодин разряд,В блоке 7 умножения и сумматоре 1 Опроизводится перемножение квадратанормализованного числа у и нор.нмализованного аргумента Х , т.е,У,х.т1.нУмножение мантис осуществляетсяв блоке 7 умножения, а сложение по.рядков - в сумматоре 10. Мантиса и порядок числа поступают в блок 11 вычитания.1171783 Ломи счеаа Кроме того, в блок 11 вычитанияпоступает удвоенный код числа у; ,для чего достаточно сложить код поорядка с кодом 2 , а код маптисыоставить без изменения. Кол мантисыт ;. с регистра 1 поступает навход блока 11 вычитания, а код порядка Р- на вход сумматора 9,11- 1 нагде йроисходит сложение с кодом 2который также поступает на вход блока 11 вычитания.В блоке 11 вычитания производитсявычисление значения по выражению(1). В результате формируется денормализованное значение у;. Для нормализации результата в блоке 12 управления нормализацией определяется насколько разрядов необходимо осуществить сдвиг мантисы результата (вправо или влево) и на сколько изменить .порядок, сдвиг мантис и изменениепорядка производятся в блоке 14нормализации,Если в результате выполнения х-ай(х=1,2,3, ,) итерации значение у; равно нулю (у, =О), то результат всех последующих итераций также равен нулю.Так как вычисление у заканчивается при достижении заданной точности,.то при у =О происходит вырождение1алгоритма (выполнение алгоритма незакончено) и окончательный результат 10 не получают.Ситуация, когда у =О, определяетсяв блоке 12 управления нормализацией,Таким образом, если у =О, то с выхода1блока 12 управления нормализацией че рез элемент ИЛИ 13 во входной регистрблока 14 нормализации записываетсякод единицы младшего и-го разрядамантисы и производится нормализацияполученного результата.20 Иантиса в,и порядок Ря полученного нормализованного результата ссоответствующих выходов блока 14 нормализации поступают соответственно врегистры 1 и 2 и процесс вычислений 25 повторяется до тех пор, пока не будетдостигнута заданная точность./5 ск Фнлиап ППП "Патент", г.Ужгород, ул.Проектная, 4 863/40 ВНИИПИ по д 113035, ираж 710 арственно обретенийЖ, Р комитета С открытийшская наб.,