Умножитель

(71) Институт пров энергетике АН Ук.А ами пер етверто лем модераинской)идетельстР 7/52,ированиССР астоты, вь оответстве о о СССР1973.СССР1978,)и пятог восьмого коммутаторов, первый и второй выходы пятого и шестого коммутаторов соединены соответственно с суммирующимии вычитающими входами пятого и шестого реверсивных счетчиков, Жа первый и второй выходы седьмого ивосьмого коммутаторов соединены соот- %Ф Уветственно с вычитающими и суммирую- Сщими входами седьмого и восьмогореверсивных счетчиков, выходы пятого,ыестого, седьмого и восьмого реверсивных счетчиков соединены с информационными входами четырехвходовогомногоразрядного сумматора, выход которого соединен с выходом устройства,входы знаков сомножителей которогосоединены с первым и вторым входамипервого двухвходового многоразрядногосумматора, выход которого соединен свторым входом первой схемы сравнения,выходы "Больше" всех схем сравнениясоединены с первыми управляющиМи входами соответствующих пар коммутаторов, Ьвторые управляющие входы которых соединены с вторыми входами всех многоразрядных вычитателей и с выходами"Сравнение" которых соединены с вторыми управляющими входами соответствующих управляемых делителей частоты ельств Г 7/52 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(54)(57) УМНОЖИТЕЛЬ, содержащий генератор тактовых импульсов, элемент И,два управляемых делителя частоты,реверсивный счетчик и схему сравненияпервый вход которой соединен с выходом реверсивного счетчика, о т л и -ч а ю щ и й с я тем, что, с цельюПовышения быстродействия, в него введены делитель частоты, два двухвходовых и четырехвходовый многоразрядные сумматоры, два управляемых дели-теля частоты, восемь коммутаторов,семь реверсивных счетчиков, три схемы сравнения и четыре многоразрядныхвычитателя, причем выход генераторатактовых импульсов соединен с первыми управляющими входами делителячастоты и всех управляемых делителейчастоты, выход делителя частоты соединен с информационными входами первого, второго, третьего и четвертогокоммутаторов, первый и второй выходыкоторых соединены соответственно ссуммирующими и вычитающими входамипервого, второго, третьего и четвертого реверсивных счетчиков, выходы которых соединены соответственно спервыми входами первого, второго,третьего и четвертого многоразрядныхвычитателей, выходы которых соединенысоответственно с информационными вхоо, второго, третьего и управляемых делителеи )ходы ко"орых соединень нно с информационнымишестого, седьмого и1171784 30 и с входами элемента И, выход которого соединен с вторым управляющим входом делитепя частоты, выходы второго,третьего и четвертого реверсивныхсчетчиков соединены соответственно спервыми входами второй, третьей ичетвертой схем сравнения, второй входвторой схемы сравнения соединен свыходом второго двухвходового многоИзобретение относится к цифровым (дискретным) вычислительным машинам, в которых по меньшей мере часть вычис. лений осуществляется с помощью электрических устройств, к устройствам 5 для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных, в частности, для умножения, и может быть использовано в различных устрой ствах цифровых (дискретных) вычислительных машин.Целью изобретения является повышение быстродействия устройства.На чертеже представлена структур ная схема умножителя.Устройство содержит генератор 1 импульсов, делитель 2 частоты, элемент И 3, первый 4 и второй 5 двухвходовые многоразрядные сумматоры, 0 управляемые делители 6-9 частоты, коммутаторы 10-17, реверсивные счетчики 18-25, схемы 26-29 сравнения, многоразрядные вычитатели 30-33, четырехвходовый многоразрядный сумматор 25 34, выход 35 устройства, входы знаков первого 35 и второго 36 сомножителей, входы абсолютной величины первого 37 и второго 38 сомножителя.Предлагаемое устройство работает следующим образом.Числа в дополнительном коде, умножение которых производится в устройстве, можно представить как х=Ъг Л ф ю/=У х и у 1=у,у, где х и у знаки 35 чисел, а х и у - абсол 1 отные величины при х=О и У=О или дополнения абсолютных величин при х=1, у=1.Рассмотрим работу умножителя на примере двух чисел: х =2 и у =3 при щЯф разрядного сумматора, первый и второй входы которого соединены с входами абсолютной величины сомножителейустройства и с вторыми входами третьей и четвертой схем сравнения соответственно, третьи входы которых соединены соответственно с первым и вторым входами первого двухвходовогомногоразрядного сумматора. 2.этом х=О, х=2, у=О, уЗ, В исходном состоянии на входы 36-39 поданы нулевые коды, все реверсивные счетчики 18-25 сброшены в нуль, схемы 26-29 сравнения по этой причине вырабатывают сигналы "Сравнение", которыми сбрасываются управляемые делители 6-9 частоты и через элемент И 3 сбрасывают делитель частоты 2, в результате чего импульсы из генератора 1 не поступают. После этого на вход 36ъпоступает знак х=О числа х, который далее поступает на схему 28,сравнения и на вход сумматора 4. На вход 37 поступает знак у=О числа у , который поступает на схему 29 сравнения и второй вход сумматора 4, с выхода которого результат 00 поступает насхему 26 сравнения. На вход 38 поступает абсолютная величина х=2, которая подается на схему 29 сравнения, а также на вход сумматора 5. На вход 39 поступает абсолютная величина у=З, которая подается на схему 28 сравнения, а также на вход сумматора 5, с выхода которого результат 2+3=5 поДается на схему 27 сравнения.После этого схемы 26-29 сравнения вырабатывают сигналы "Больше", которые откроют коммутаторы 10-14 и 16 для поступления импульсов на суммирующие входы реверсивных счетчиков 18-22 и 24 и на. коммутаторы 15 и 17 для поступления импульсов на вычитающие входы реверсивных счетчиков 23 и 25, где насчитываются дополнения. Одновременно снимается сброс со всех делителей частоты и импульсы из генератора 1 импульсов начинают поступать во все делители и счетчики. В нлчяле работы, так как на выходахМеньше" схем 26-29 - нулевые сигналы, нулевые коды с выходов реверсивных счетчиков 18, 20, 22 и 24 через вычитатели 30-33 поступают на информа ционные входы управляемых делителей 6-9 частоты, т.е. в начале работы устанавливаются нулевые управляющие коэффициенты. После занесения в реверсивные счетчики 18 и 20, 22 и 24 первых импульсов в реверсивных счетчиках 19, 21, 23 и 25 сохраняются нулевые коды, но управляющие коэффициенты уже равны 1. Кроме того, на выходе схемы 26 сравнения появляется 15 сигнал "Сравнение", которым сбрасывается управляемый делитель 6 частоты и закрываются коммутаторы 10 и 11. После занесения в реверсивные счетчики 20, 22 и 24 вторых импульсов в 20реверсивный счетчик 21 заносится один импульс, т.е. двоичный код 00001, а в реверсивных счетчиках 23 и 25 после вычитания одного импульса будут двоичные коды 11111. Управляющие коэффициенты на управляющих входах делителей 6-9 установятся равными 2. После занесения третьих импульсов в реверсивные счетчики 20, 22 и 24 в реверсивный счетчик 21 заносятся еще два зО импульса и хранится код 00011, а из реверсивных счетчиков 23 и 25 вычитаются еще по два импульса и хранятся коды 11101. Кроме того, схема 29 сравнения вырабатывает сигнал "Сравнение" З 5 который сбрасывает .управляемый делитель 9 частоты и закрывает коммутаторы 16 и 17. На информационных входах делителей 7 и 9 частоты устанавливаются управляющие коэффициенты 3.40После занесения четвертых импульсов в реверсивные счетчики 20 и 22 в реверсивный счетчик 21 заносятся еще три импульса и хранится код 00110, а иэ реверсивного счетчика 23 вычи таются еще три импульса и хранитсякод 11010. Кроме того, схема 28 сравнения вырабатывает сигнал "Сравнение", который сбрасывает управляемый делитель 8 частоты и закрывает коммутато О ры 14 и 15. На информационном входе делителя 7 частоты устанавливается управляющий коэффициент 4. После занесения двух очередных импульсов в реверсивный счетчик 20 в реверсивный счетчик 21 заносятся еще четыре и пять импульсов и хранится код 11111, после этого схема 27 сравнения выраоатывает сигнал "Сравнение", которыйсбрасывает управляемый делитель 7частоты и закрывает коммутаторы 12 и13, и с выхода элемента И 3 сбрасывается делитель 2, Переходный процессв схеме завершается суммированием чисел 00000 + 11111 + 11010 + 11101соответственно с реверсивных счетчиков 19, 21, 23 и 25 на сумматоре 34,после чего на выходе 35 появляетсярезультат 00110, т.е. 23 = 6. Еслитеперь какой-либо из сомножителей илиоба сомножителя получат положительноеприращение, то соответствующая схемасравнения выработает на первом выходесигналБольше", откроет соответствующие коммутаторы и устранит сброс ссоответствующего управляемого делителя и делителя 2 частоты, после чего полученное приращение сработаетсяаналогично описанному. Если один изсомножителей (или оба сомножителя)получит отрицательное приращение,то работа устройства несколько изменится. Допустим, отрицательноеприращение - 1 получил сомножительу = 3, т.е. у =3-1=2. Тогда примемза исходное положение момент окончания переходного процесса в примере2 х 3=6, т.е. в исходном состоянии свыхода реверсивного счетчика 22 черезвычитатель 32 на информационный входуправляемого делителя 8 частоты подается коэффициент 4, а с выхода реверсивного счетчика 20 через вычитатель 31 на информационный вход делителя 7 частоты подается коэффициент6. После прихода приращения - 1 навход 39 оно поступает на вход схелы28 сравнения, С выхода сумматора 5результат 2+2=4 поступает на входсхемы 27 сравнения. На выходах схем27 и 28 сравнения вырабатываются сигналы "Меньше", которые поступают вмладший разряд вычитателей 31 и 32.Управляющий коэффициент 6-1=5 с выхо"да вычитателя 31 устанавливается наинформационном выходе делителя 7 частоты, а управляющий коэффициент 4-1=3 - на информационном входе делителя 8 частоты. Сигналы "Меньше" открывают коммутаторы 12-14 так, чтоимпульсы поступают на вычитающиевходы реверсивных счетчиков 20-22,а импульсы с выхода коммутатора 1 э -на суммирующий вход реверсивногосчетчика 23, кроме того, снимаетсясброс с делителя 2 частоты и управ1171784 Составитель Е.Захарченкоедактор Л.Гратилло Техред О.Ващишина Корректо зман Заказ 4863 Подписное В митета СССР ткрытий 11 кая наб., д.4/5пиал ППП "Патент", г,ужгород, ул.Проектная,ляемьы делителей 7 и 8 частоты. После вычитания одного импульса из реверсивных счетчиков 20 и 22. в них останутся коды соответственно 5 и 3. Поэтому на выходах схем 27 и 28 сравнения вырабатываются сигналы "Срав 11нение , которые закрывают соответствукщие коммутаторы и сбрасывают делители, частоты, В реверсивном счетчике 21 остается код 11111-00101==11010, а в реверсивном счетчике 23код 11010+00011=11101. Переходныйпроцесс заканчивается суммированиемна сумматоре 34 числе: 00000+11010++11101+ 1,1101=00100.Описанным отслеживанием положительных и отрицательных приращенийсомножители можно довести до произ вольных сомножителей 11 , умещающихсяв разрядную сетку умножителя.