Преобразователь двоичного кода в двоично-десятичный код

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 6 Г 5/ ОПИСАНИЕ ИЗОБРЕТЕНИН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(2 1) 3486976/ 18- (22) 26.08.82 (46) 15,06.84. Б (72) С.А. Редчин (53) 68 1.325(088 (56) 1. Авторско У 83037 1, кл. С2. Патент США кл. 235-155, опу тип) . 8)свидетельство СССР6 Р 5/02, 1981.Р 3614403,лик. 1971 (прото-ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И(ЛНРЫТИИ(54) (57) ПРЕОБРАЗОВАТЕПЬ ДВОИЧНОГОКОДА В ДВОИЧНО-ДЕСЯТИЧНЫЙ КОД, содержащий двоичный сумматор, первые входы.которого соединены со входами преобразователя, кроме входа младшегоразряда, который является выходоммладшего разряда преобразователя,о т л и ч а ю щ и й с я тем, что,с целью повышения быстродействияпреобразователя, в него введен блоккоррекции, содержащий группу дешифраторов десятков и группу элементовИЛИ, причем входы дешифраторов де.ЯО 1097995 сятков соединены со входами блокакоррекции в соответствии с весамиразрядов, выходы элементов ИЛИ группы соединены с выходами блока коррекции, выход 1 -го ( 1 = 1-9) дешифратора десятков группы соединенысо входами 1-х ( 1 = 1 - 5) элементов ИЛИ группы, для которых ( 1 -еразряды двоичного кода числа 6имеют единичные значения, выходК -го дешифратора десятков группы( К = 10-99) соединен со входами1-х элементов ИЛИ группы (= 1 - 10для которых ( 1 -е разряды двоичного кода числа 6 К + 96 п имеют единичные значения, где в - значениестаршего десятичного разряда числаК , входы блока коррекции соединенысо всеми входами преобразователя,кроме входа младшего разряда, а выходы блока коррекции соединены совторыми входами двоичного сумматора, выходы которого являются выходами преобразователя.1 1097995 2Изобретение относится к автоматике и вычислительной технике и предназначено для преобразования кодовчисел в вычислительных системах.Известен преобразователь двоич 5ного кода в десятичный, содержащийрегистр двоичного числа, шифраторыдвоичных эквивалентов, сумматоры,блоки выделения старшей единицы,группы элементов И, группы элементов ИЛИ, выходные регистры11.Недостатком этого преобразователяявляется низкое быстродействие, таккак в нем осуществляется покаскадноепреобразование двоичного числа, приэтом в каждом каскаде преобразованиядля сотен, десятков и единиц используются операции суммирования, выделения старшей единицы и определенияостатка. Такая каскадность преобразования приводит к значительной потере времени и довольно сильно снижает быстродействие преобразователя.Наиболее близким к предлагаемомупо технической сущности являетсяпреобразователь двоичного кода в двоично-десятичный код, содержащий двоичный сумматор, входы которого подключены ко входам преобразователя,выходы двоичного сумматора подключены ко входам блоков сокращения числа, выходы которых соединены с блоками вычитания и с двоично-десятичными сумматорами данного десятичногоразряда, выходы блоков вычитанияподключены ко входам двоично-десятичного сумматора данного десятичногоразряда и ко входам блока сокращения последующего старшего десятичного разряда, выходы двоично-десятичных сумматоров подключены к выходам преобразователя23. 1 О 5 20 25 30 35 40 45 50 55 В известном преобразователе двоичного кода в двоично-десятичный код используется комбинационная (статическая) схема. Для каждого десятичного разряда предусмотрен отдельный каскад преобразования. Каждый каскад преобразователя содержит блок сокращения числа, в котором производится сокращение суммы, получаемой в двоичном сумматоре, до величины не больше, чем заданная (Ч) (в известном преобразователе Ч = 29), блок вычитания из выходной величины блока сокращения числа, кратного 10, с тем, чтобы получить величину между 0 и 9. Недостаток этого преобразователязаключается в том, что в нем сначала осуществляется прием и суммирование весовых величин двоичного числа в двоичном сумматоре, затем последоватвльно для каждого десятичногоразряда производится сокращение суммы до величины не большей, чем заданная (Ч), вычитание из этой величины чисел, кратных 10, с последующим переносом сигналов переноса впоследующий старший десятичный разряд, Каскадность преобразования иналичие цепей переноса как междублоками внутри каскадов, так и между каскадами приводит к увеличениювремени преобразования и к снижению быстродействия преобразователя.Целью изобретения является повышение быстродействия преобразователя.Поставленная цель достигаетсятем, что в преобразователь двоичного кода в двоично-десятичный код,содержащий двоичный сумматор, первые входы которого соединены со вхоДами преобразователя, кроме входамладшего разряда, который являетсявыходом младшего разряда преобразователя, введен блок коррекции, содержащий группу дешифраторов десятков и группу элементов ИЛИ, причемвходы дешифраторов десятков соединены со входами блока коррекции в соответствии с весами разрядов, выходыэлементов ИЛИ группы соединены свыходами блока коррекции, выход 1-го( 1 =1 - 9) дешифратора десятковгруппы соединен с входами -х( 1 = 1 - 5) элементов ИЛИ группы,для которых ( 1-е разряды двоичного кода числа 6имеют единичныезначения, выход К -го дешифраторадесятков группы ( К = 10-99) соединенсо входами 1 -х элементов ИЛИ группы ( 6 = 1- 10), для которых ( Ю -е)разряды двоичного кода числа 6 К + 96 вимеют единичные значения, где в -значение старшего десятичного разряда числа К, входы блока коррекциисоединены со всеми входами преобразователя, кроме входа младшего разряда, а выходы блока коррекции соединены со вторыми входами двоичногосумматора, выходы которого являютсявыходами преобразователя,На чертеже представлен восьмираЬрядный преобразователь двоичного кода в двоично-десятичный, блок-схема.3 10979Преобразователь двоичного кода в двоично-десятичный код содержит двоичный сумматор 1, содержащий последовательно соединенные одноразрядные комбинационные сумматоры 2-2 в, причем сумматоры 2, 2 в - двухвходоВф 5 вые, а сумматоры 2 - 2 трехвходовые, первые входы сумматоров 2- 2, подключены ко всем входам 3 преобразователя, кроме входа младшего разряда, "2 О", блок коррекции 4, входы 5 которого подключены ко всем входам 3 преобразователя,.кроме входа младшего разряда "20", а выходы 6 блока коррекции 4 подключены ко вторым входам сумматоров 2- 2 и к первому входу сумматора 28 Одноразрядные сумматоры 2- 2 в связаны цепями переноса. Перенос "единицы" иэ предццущего в последующий старший разряд осуществляется следующим образом.С выхода переноса сумматора 2 на третий вход сумматора 22, с выхода переноса сумматора 22 на третий вход сумматора 23 и т.д. до 2 , с выхода переноса сумматора 2на второй вход сумматора 28.Выходы сумматоров 2 , 2 , 2 з вместе с выходом младшего разряда "2 образуют выходы разрядов двоично-десятичного кода единиц преобразуемого числа, причем выход сумматора 2, является выходом разряда "2" ", выход сумматора 2 г является выходом разряда "2 г", выход сумматора 2 З являетСя З 5 выходом разряда "2 З". Выходы сумматоров 21, 2 , 2 ь, 2 образуют выходы разрядов двоично-десятичного кода десятков преобразуемого числа, причем выход сумматора 2 является выходом ВО разряда "2 а", выход сумматора 25 является выходом разряда "2, выход сумматора 2 в является выходом разряда "2 г", выход сумматора 2. является выходом разряда "2 З". Вйход суммато- ф 5 ра 2 в и выход переноса сумматора 28 образуют выходы разрядов двоично-десятичного кода сотен преобразуемого числа, причем выход сумматора 28 является выходом разряда "2 в", выход 50 переноса сумматора 2 е является выходом разряда "2. Выходы единиц, десятков и сотен двоично-десятичного числа сумматора 1 вместе с выходом младшего разряда "2 " являются од новременно и выходами преобразователя 9 двоичного кода в двоично-десятичный код. Блок коррекции 4 содержит 95 4группу 7 дешифраторов десятков 71- 7 г входы которых подключены ко входам 5 блока коррекции 4, выходы дешифраторов десятков 7 - 72 подключены ко входам элементов ИЛЙ группы 8 в соответствии с единичными разря- дами корректирующего числа, а именно: дешифратор второго десятка 7, подключен ко входам элементов ИЛИ 8 и 8 г, дешифратор третьего десятка 7 г подключен ко входам элементов или 8 г и 8 З, дешифратор четвертого десятка 7 подключен ко входам элементов ИЛИ 8 и 8 , дешифратор пятого десятка 7 подключен ко входам элементов ИЛИ 8 и 8 , дешифратоР шестого десятка 75 подключен ко входам элементов ИЛИ 8, 82, 8 и 83 4 и т.д. Дешифратор двадцать пятого десятка 7 г подключен ко входам элементов ИЛИ 8. 8 ь 88 де фратор двадцать шестого десятка 7 г подклю" чен ко входам элементов ИЛИ 8, 8 г, 8, 8и 8 в, выходы элементов ЙЛИ группы 8 подключены к выходам 6 блока коррекции 4.Работа преобразователя основана на принципе сложения двух чисел, выраженных в двоичном коде, в двоичном сумматоре.Проанализируем числа, выраженныев двоичном и двоично-десятичном кодах. Возьмем число 10.10 а 01010 г = 1 0000 г ц Если теперь иэ этого числа, выраженного в двоично-десятичном коде, но записанного в виде двоичного кода, вычесть то же самое число, выраженное в двоичном коде, то получим10000,01010г001 10 гЧисло 00110 г6 оявляется дополнением к числу 010102, чтобы, просум ировав их по учить число 100002являющееся двоичной записью двоичнодесятичного числа. Нетрудно убедиться, что любое число, большее О, номеньшее 100, выраженное в двоичномкоде, можно дополнить до числа, выраженного в двоично-десятичном коде,если воспользоваться формулойА = 6(Х),где А - корректирующее число;=01011111А 6(10 1) 5410 00110110 97995 ь рядного сумматора 27 поступает двоичный разряд "27 , на первый вход одноразрядного сумматора 2 З поступаетдвоичный разряд "2" н т.д., на первый вход одноразрядного сумматора2 поступает двоичный разряд "2".Двоичный разряд "2 " поступает на выходы 9 преобразователя беэ обработ1 О 15 20 25 30 35 40 45 50 5 Сложим два двоичных числа.01011111001101107 100101017 Или, если представить в виде двоично-десятичного числа, то1001 01017 10= 9511Для чисел от 100 до 999 корректирующее число рассчитывается по фор- муле А = 6(Х) + 96(У),где У - порядковый номер сотни числа96= 2 ь + 2 5 = 01100000 - конгстанта,Для чисел от 1000 до 9999 корректирующее число рассчитывается поформулеА = б(Х) + 96(У) + 1536(2-1),где 2 - порядковый номер тысячи числа;1536 о = 2+ 2 = 0110000000002 константа.Например, возьмем максимальноечисло, которое может быть представлено в восьмиразрядном двоичном коде, Оно равно:11.111111 г = 2551 о Для этого числа корректирующимчислом будетА = 6 (26-1) + 96 (3-1) = 34210101010110 гСложим два этих числа0111111117101010110 гет100 1010 101 гПредставим сумму в виде двоичнодесятичного числаф0010 О 1 О 1 0101 г = 255 1 .Преобразователь работает следующим образом.На входы 3 преобразователя поступает параллельный двоичный код, Первые входы двоичного сумматора 1 подключены ко входам 3 преобразователя,причем на первый вход одноразрядного сумматора 21 поступает двоичныйразряд "2 ", на первый вход одноразо 1 и ки, так как на результат преобразования он не влияет. На входы дешифраторов десятков 7 - 775, подключенных ко входам 5 блока коррекции 4, поступают все разряды преобразуемого двоичного числа, кроме разряда "2 ", так как при выделении дополнительного числа этот разряд не используется. Дешифраторы десятков 71- 775 дешифрируют двоичный код преобразуемого числа, причем сигнал на выходе дешифратора 7 з вырабатывается в том случае, если на вход блока коррекции 4 поступают числа: 10, 12, 14, 16, 18. Сигнал на выходе дешифратора 7 вырабатывается в том слу-7чае, если на вход блока 4 поступают числа: 20, 22, 24, 26, 28 и т.д.Сигнал на выходе дешифратора 72. вырабатывается в том случае, если на вход блока коррекции 4 поступают числа: 250, 252, 254 (см. таблицу) .Корректирующее число вырабатывается с помощью дешифраторов десятков 7 - 7 и элементов ИЛИ 8 - 8 а, Выходы дешйфраторов десятков 7 подключены ко входам элементов ИЛИ 8 - 88 в соответствии с единичными разрядами корректирующего числа. Таким образом на выходах элементовИЛИ 8 и 82 вырабатывается число в двоичном коде 2 " + 2 г = 6 для чисел, находящихся в пределах от 10 до 19. На выходах элементов ИЛИ 8 и 8вырабатывается корректирующеечисло в двоичном коде 2 7+ 2 = 12 для чисел, находящихся в пределах от 20 до 29, и т.д. На выходах элементов ИЛИ 8 87, 8,1, 86, 88 выРабатывается корректирующее число в двоичном кое 2" + 27 + 24 + 2 ь+ 28= = 342 для чисел, находящихся в пределах от 250 до 255 (см. таблицу)С выходов б блока коррекции 4 число в двоичном коде поступает на вторые входы одноразрядных сумматоров 2- 2 1 и на первый вход одноразрядного сумматора 2 з, причем на второй вход одноразрядного сумматора 2 1 поступает весовая битовая величина 2 , на второй вход одноразрядного сумматора 22 поступает весовая битовая величина 2 и т,д. до 272На первый вход одноразрядного сумматора 2 поступает весовая битовая величина 2 . Двоичный сумматор 1 сум мирует два числа в двоичном коде. При наличии на входах одноразрядньм сумматоров 2- 28 двух или трех "единиц" осуществляется перенос .с помощью цепей переноса, Результат 10 суммирования поступает на выходы 9 преобразователя в виде единиц, десятков и сотен двоично-десятичного числа.Возьмем для примера максимальное число, которое может быть преобразовано преобразователем восьмиразрядного двоичного кода в двоично-десятичный код. Это число равно 255.2551 О = 111111112 = 2 + 2 + 2 ++ 2+ 23+ 22+ 21+ 2 оДвоичный код числа поступает на входы 3 преобразователя. Двоичный разряд "2 " поступает на выходы 9уу О 1преобразователя без обработки . Двоичные разряды " 2 "и - " 2 " поступают на входы 5 блока коррекции 4 и на первый вход сумматора1 . Дешифратор десятка 7 2вырабатывает сигнал , так как на входах 5 блока коррекции 4 поступило число 254 . Корректирующее число, равное 342 = 28 + 2 + 2 + + 2 г + 2" (см. таблицу), вырабатывается с помощью дешифратора десятков 72 и элементов или 8, 82, 84 з 5 8 ь, 8 з. С выходов элементов ИПИ 8, 82, 8, 8, 8 з единичные разряды корректирующего числа в двоичном коде поступают на вторые входы суь- матора 1. Таким образом, на входы 40 сумматора 1 поступают два числа вф двоичном коде, которые суммируются. В результате получается45011111111 г101010110г100 101010 1 гНа выходы 9 преобразователя поступает двоично-десятичный код0101 01012-1 о 2551 оЧисло 255 - одно из нескольких чисел, имеющих наибольшее времяпреобразования и для предлагаемого 55 преобразователя, и для прототипа.Базовый объект 23 имеет следующие характеристики:количество разрядовпреобразуемого двоичного кода количество каскадовпреобразования количество двоичныхсумматоров количество двоичнодесятичных сумматоров время преобразования(при использовании интегральных микросхемТТЛ-логика) 50 нс Предлагаемый преобразователь имеет перед базовым объектом следующие преимущества: количество разрядовпреобразуемого двоичного кода количество каскадовпреобразования количество двоичныхсумматоров количество двоично-десятичных сумматоров(в качестве выходовдвоично-десятичного преобразователя используются выходы двоичного сумматора);. время преобразования(при использовании интегральных микросхемТТЛ-логики) Менее 25 нс. Как в предлагаемом устройстве, так и в прототипе имеются однотипные элементы, например одноразрядные сумматоры, которые имеют одинаковое время задержки распространения сигнала. Примем время задержки распространения сигнала двухвходового одноразрядного сумматора равным ьг , а время задержки распространения сигнала трехвходового одноразрядного сумматора равным з , В упомянутых преобразователях имеются также комбинационные схемы: в предлагаемом устройстве это блок. коррекции 4, содержащий дешифраторы десятков " 71- 725 и элементы ИЛИ 81- 89в прототйпе - это комбинацйонные схемы на элементах И, ИЛИ, НЕ блока вычитания, которые имеют также при109799 Корректирующее число (двоичный код) Деаифратор, У е Корр ек рующее число раэуемое+ 169+ блиэительно равное время срабатывания ввиду одинакового количества каскадое последовательно включенных элементов И, ИЛИ, НЕ. Примем это время равнви ь, тогда можно выразить % максимальное время преобразования предлагаемого устройства Т в видеТ Ф +2 Г +6 ьэ1 1 2паксимальное время преобразования прототипа Т 2 можно выразить,в виде1 ОТ 2 ь 1 + 5 в + 11 ЗЕсли сравнить время задержки распространения сигнала Г и. 7 можно сделать вывод, что2 15Таким,образом, быстродействие предлагаемого преобразователя в два 5 1 Ораза превосходит быстродействиепрототипа. Каскадность .преобразования и наличие цепей переноса какмежду блоками внутри каскадов, таки между каскадами, затрудняет введение в прототип схем параллельногопереноса, которые еще более усложняют структуру прототипа. Предлагаеюй преобразователь имеет всего однупоследовательную цепь переносовмежду одноразрядными сумматорами2.,- 2, Это позволяет ввести однупоследовательную цепь схем параллельного переноса, при этом быстродействие предлагаемого преобразователя более чем в два раза выае быстродействия прототипа.ф 25 2 ф 2 2 фПреобразуемое число 9 де- сятка 717 2 о Угт гг 7 ге В элемента ИЛИ 18 170-179 198 19 180-189 204 20 190-199 210 21 200-209 3 12 22 210-219 318 23 220-229 324 24 230-239 330 25 240-249 ЗЗЬ 26 250-255 342 12Продолжение таблицы Корректирующее число (двоичньв код) 11111097995 Составитель И. АршавскийРедактор Н. Горват Техред С.иигунова 1(орректор Г, Решетни е ППП Пате г, Ужгород, ул. Проектная Фил каз 4207/ ВНИИП по 1330350 Тираж 699 Государственного к делам изобретений и Москва, Ж, Раушс Подпмитета СССРткрытийя наб., д. 4