Накапливающий сумматор кодов фибоначчи

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 171652 06 Е 11/16, 7/49 ОПИСАНИЕ ИЗОБРЕТЕН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(53) 681.325.5(088,8) кий институт а Й СУММАТ КО 5 подкл выход к из Ь-го р а одного Ьготора элементыходом под2, выход ко- .емента И 3,о модулю дваса из (Е)-го. ОСУДАРСТВЕННЫИ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМРИ ГКНТ СССР(56) Авторское свидетельство СС М 920706, кл. 6 06 Е 7/49, 1980.Авторское свидетельство СС М 577528, кл, 6 06 Г 7/49, 1976. (54) НАКАПЛИВАЮЩИ ДОВ ФИБОНАЧЧИ Изобретение относится к вычислительной технике и может быть использовано при. построении цифровых устройств. например вычислительных машин повышенной надежности,Целью изобретения является повышение надежности за счет возможности исправления ошибок в кодах слагаемых (ошибок типа "ложная" единица в одном из слагаемых в (Е)-м разряде при сочетании на Ь-х разрядах слагаемых двух единиц). На чертеже пока хемразряда сумматора.В каждом разряде суммасложения 1 по модулю два.ключен к входу элемента ИЛИторого подключен к входу эвходы элемента сложения 1 исоединены с выходами перен(57) Изобретение относится к области вычислительной техники и может быть использовано при построении цифровых устройств, например вычислительных машин повышенной надежности. Целью изобретения является повышение надежности за счет возможности исправления ошибок в кодах слагаемых, а именно устранение ошибок типа "ложная единица" в одном из слагаемых в (Е)-м разряде при сочетании на Ь-х разрядах слага-, емых двух единиц. В состав каждого разряда сумматора входят элемент сложения 1 по модулю два, три элемента ИЛИ 2, 5, 8, два элемента задержки 6, 11, триггер 7, три.элемента И 3, 4, 10 и элемент НЕ 9,и (1+2)-го разрядов сумматора и с входами элемента И 4.Выход элемента ИЛИ ючен к ф входу элемента задержки 6, оторого является выходом переноса азряда а сумматора. ОЕдиничный выход триггера 7 является д выходом суммы Его разряда. сумматора и подключен к входу элемента И 3, выход которого подключен к входу элемента ИЛИ 5.Выход элементе И 4 подключен к входу элемента ИЛИ 5.Выход элементе ИЛИ 2 подключен кз счетному входу триггера 7, входы элемента ИЛИ 2 подключены к входам разрядов первого (Аф) и второго (Вф слагаемых сумматора.Входы элемента ИЛИ 8 подключены к входу сброса сумматора и выходу коррекций из (1+1)-го разряда сумматора, а выход - к установочному входу триггера 7. Выходзо 30 5 элемента И 3 подключен к входу элемента И 10, выход элемента сложения 1 по модулю два подключен к входу элемента НЕ 9, выход которого подключен к входу элемента И 10, выход элемента И 10 подключен к входу элемента задержки 11, выход которого является выходом коррекции Г-го разряда сумматора.Сумматор работает следующим обраПеред началом работы поступает сигнал на вход сброса, который, проходя через элемент ИЛИ 8, устанавливает триггеры 7 всех разрядов сумматора в нулевое состояние. При АГ 1, ВГ 1 и РГО, РИ=О, на вход элемента ИЛИ 2 поступает единичный импульс. На выходе элемента ИЛИ 2 образуется импульс, который по заднему фронту перебросит триггер 7 в единичное состояние. Так как выход триггера 7 соединен с выходом разряда суммы, на выходе 1-го разряда сумматора организуется сигнал ЗьЗатем поступает второе слагаемое, по заднему фронту сигнала которого триггер 7 перебросится в нулевое состояние, причем образуется импульс на выходе элемента И 3, который поступает через элемент ИЛИ 5 на элемент задержки 6.Так как отсутствует перенось 1 из (1 - 1)-го и (1+2)-го разрядов сумматора, на выходе элемента сложения 1 по модулю два сигнал отсутствует, и поэтому на выходе элемента НЕ 9 сигнал "1", на выходе элемента И 10 образуется импульс, поступающий на элемент задержки 11, на выходе которого образуется сигнал коррекции К, поступающий на 0-1)-й разряд сумматора, Далее на выходе элемента ИЛИ 5 образуется импульс, на выходе элемента задержки 6 образуется импульс, являющийся переносом РЬ(+1)-й и (С)-й разряды сумматора, Так как т 6т 11, то сперва образуется сигнал коррекции, а потом сигнал переноса.В случае АГО, ВО, Р=Ри=1 на выходе элемента И 4 образуется импульс, который через элемент ИЛИ 5 поступает на элемент задержки 6, на выходе которого организуется импульс переноса, сдвинутыйна гЬ.В случае АО, Вр=о, Р=0 и РМ=1 образуется сигнал на выходе элемента сложения 1 по модулю два, который, проходя через элемент ИЛИ Э, устанавливает триггер 7 в единичное состояние. На выходе Япоявится единичный сигнал. На этом сложение заканчивается.Теперь рассмотрим случай исправления входного кода. Предположим,на входы ф+ 2)-гоф" 1)-го,бго (И)-го (Е 2)-го,(03)-го,(Ь 4)-го 5 10 15 20 25 35 40и Я)- ра подаются слагаемы А=00101000 и В=01(001000 Так как для кодов Фибоначчи в минимальной форме за единицей должно следовать минимум Р нулей, в кодах Фибоначчи при Р=1 возникновение двух единиц расценивается как ошибка и ребует исправления. Предположим, чтр в слагаемом А ошибка Аз=1, тогде образование сигналов будет следующее: 0010110 А 01001000В О О О О О 1 0 фКеООО 1 ООООРи ОООООО 10Р01110010Я После окончания подлечи слагаемых возникает сигнал коррекции з (1-2)-го разряда, который сбросит в мом триггер 7 (С)-го разряда, тем самым сшиск а (Г - 3)-м разряде исправится.При коррекции може 1 придти сигнал переноса из других разрядов. Исправится ошибка "ложная" един ца, возникающая только водном изслагае ыхАили В в(-.1)-м разряде в случае, если оды Г-х разрядов слагаемых А и В равны 1,1 Формула изобетения Накапливающий сумматор кодов Фибоначчи, содержащий в каемдом Ьм разряде (Я=1 п; п - количество разрядов) элемент сложения по модулю два,)триггер, первый и второй элементы ИЛИ, первый и второй эле менты И и первый элемент задержки, причем входы элемента слокения по модулю два соединены с выходами переноса из (Е)-го и (Р)-го разрядов сумматора, первый и второй входы первого элемента ИЛИ соединены со входами 2-х разрядов первого и второго слагаемых сумматора соответственно, третий вход первого элемента ИЛИ соеинен с выходом элемента сложения и модулю два, выход перв го элемента ИЛИ соединен со счетным вх дом триггера и с первым входом первого лемента И, выход триггера соединен со вторым входом первого элемента И и с выходоч 1-го разряда суммы сумматора, первый и второй входы второго элемента И соединены с соответствующими. входами элем нта сложения по модулю два, а выход по ключен к первому входу второго элемента ЛИ, второй вход которого соединен с выходом первого элемента И, а выход соединен со входом первого элемента задержк, выход которого соединен с выходом переноса из 1-го разряда сумматора, о т л и ч а к щ и й с я тем, что, с целью повышения надежности за счет возЗаказ 614 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 10 можности исправления ошибок в кодах слагаемых, в каждый разряд сумматора введены элемент НЕ, второй элемент задержки и третьи элементы И и ИЛИ, причем входы третьего элемента ИЛИ соединены со входом сброса сумматора и с выходом коррекции из (1+1)-го разряда, а выход - с установочным входом триггера, выход элемента сложения по модулю два через элемент НЕ соединен с первым входом третьего элемента И, второй вход которого 25 соединен с выходом первого элемента И, а. выход через второй элемент задержки соединен с выходом коррекции иэ Ьго разряда.