Устройство для сопряжения группы операционных блоков с общей памятью

СОКИ СОВЕТСОЦИАЛ ИСТИЧРЕСПУБЛИК А 1 1444790 1)4 С 06 Р 13/О ОПИСАНИЕ ИЗОБРЕТЕНИН А 8 ТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Авторское свидетельство СССР к: 413483, кл. С 06 Р 9/00, 1974.Авторское свидетельство. СССР В 750488, кл. С 06 Р 9/00, 1977.(54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ГРУППЫ ОПЕРАЦИОННЫХ БЛОКОВ С ОБЩЕЙ ПАМЯТЬЮ(57) Изобретение относится к области вычислительной техники, в частности к устройствам сопряжения специализированных операционньгх блоков, входя щих в состав сложного вычислительного устройства, работающего с одно адресным форматом команды. Целью изобретения является повышение надежности за счет оперативного перераспределения обмена данными между операционными блоками. Устройство содержит регистр команд, дешифратор команд, группу узлов выборки операционного блока, память состояний, коммутатор приема результата, два элемента И, коммутатор адреса реэул . тата, селектор обращения, блок прио ритета, 1 з.п. ф-лы, 7 ил.1444790 Изобретение относится к областивычислительной техники, в частностик устройствам сопряжения специализированных операционных блоков вхо 5дящих в состав сложного вычислительного устройства, работающего с одноадресным форматом команды.Целью изобретения является повышение надежности за счет оперативного перераспределения обмена данными между операционными блоками.На фиг. 1 приведена блок-схемаустройства для сопряжения групп операционных блоков с общей памятью, 15на фиг. 2 - схема узла выборки операционного блока, на фиг. 3 - схемаселектора обращения; на фиг. 4схема коммутатора приема результата,на фиг, 5 - схема узла коммутациивторого операнда; на фиг: 6 - схемадешифратора команд, на фиг. 7 - схема блока приоритета,Устройство содержит (фиг. 1) ре,гистр 1 команд, дешифратор 2 команд, 25группу узлов 3 выборки операционного блока, память 4 состояний, коммутатор 5 приема результата, элементы И 6,7, коммутатор 8 адреса результата, селектор 9 обращения, блок 10 30приоритета, входы и выходы 11-35 .устройства.Узел 3 выборки операционного блока содержит (фиг. 2) элемент ИЛИ 36,группу элементов И 37.Селектор 9 обращенная содержит(фиг3) группу элементов 38 сравнения.Коммутатор 5 приема результата содержит (фиг, 4) группу элементов 39сравнения, группу узлов 40 коммутации второго операнда, На схеме(фиг. 4) обозначены также выходы 41элементов 39 сравнения группы. Устройство работает следующим образом.Из общей памяти через шину 16 нарегистр 1 команд принимается очередная команда с частотой сигнала внешней синхронизации 18, содержащая триполя: ПЗ - признак занесения, КОП -код операции, А - адрес первого опе- .ранда, затем команда поступает вдешифратор 2 команд для дальнейшейобработки. В дешифраторе 2 командвырабатывается разрешение 25 приемакоманды на основании предварительного анализа состояния операционныхблоков в вычислительном устройстве.Предварительный анализ готовностивычислительного устройства к приемутекущей команды производится в дешифраторе 2 команд путем просмотрасодержимого поля ПЗ регистра 1 команд на дешифраторе 50 признака занесения и в группе элементов И 49.Элементы И 49 вырабатывают сигналыразрешения на прием команды в запрашиваемую текущей командой группуоперационных блоков, если есть сигнал готовности от этой группы операционных блоков с шины 28. Сигналыразрешения с выходов элементов И 49собираются на элементе ИЛИ 48, который вырабатывает общий сигнал разрешения 25, при этом сигналы с выходовэлементов И 49 по шине 27 поступаютна соответствующие управляющие входы узлов 3 выборки операционного блока,эти узлы выбирают затребованнуюгруппу операционных блоков. Узлы 3, количество которых соответствует количеству групп операционных блоков, обеспечивают очередность выбора операционных блоков из группы при наличии от соответствующих операционных блоков группы сигналов готовности, которые передаются через шину 12, и в этих же узлах 3 формируется сигнал готовности группы операционных блоков, если в ней есть хотя бы один свободный операционный блок, эти сигналы от каждого узла 3 связаны с соответствующими входами дешифратора 2 команд шиной 28 готовности операционных блоков 45Узел 40 коммутации второго операнда содержит (фиг5) две группы элементов И 42,43, элемент 44 задержки, группу триггеров 45, коммутатор 46,Дешифратор 2 команд содержит (фиг, 6) группу элементов И 47, элемент ИЛИ 48, группу элементов И 49 дешифратор 50 признаков занесения, элемента И 51,52, буферный регистр 53.Блок 10 приоритета содержит55 (фиг, 7) элемент ИЛИ 54, группу элементов И 55, группу триггеров 56 элемент ИЛИ-НЕ 57, коммутатор 58 числа. Сигнал, инициирующий работу выбранного текущего операционного блока, поступает на его управляющий вход по шине 23, одновременно сигналы с этой шины поступают на входыпамяти 4 состояний, которая указыва3 14447 ет в следующем командном цикле, куда должен быть направлен результат текущей команды, Это обеспечивается тем, что в текущем командном цикле информация о том, какой операционный блок ф в нем выбран, передается на входы. регистра (память 4 состояний) через шину 23, на которой присутствует эта информация в течение текущего цикла команды и некоторое время в начале цикла следующей команды (благодаря задержкам в дешифраторе 2 команд), при этом регистр, который и есть память 4 состояний, построен на В-триггерах, которые срабатывают по переднему фронту сигнала занесейия с шины 32 строба приема команды и запоминают состояние шины 23, которое присутствовало на ней в начале следующего цикла.После выполнения текущим операционным блоком заданной в поле КОП его результат передается в принадлежащий ему регистр результата и опе рационный блок вырабатывает сигнал готовности, который передается на шину 12. Далее с помощью коммутатора 8 адреса результата и коммутатора 5 организуется связь операционного блока, занятого в предыдущей команде, с операционным блоком, инициированным в новой текущей команде, и эта связь существует до тех пор,пока результат из одного операционного блока не передастся в другой, после З 5 чего связь прерывается.Подробнее эта операция осуществляется следующим образом: коммутатор 8 пропускает код поля ПЗ текущей команды через шины 29 в тот операционный блок, который был выбран в предыдущей команде, что обеспечивается управлением с помощью выходных сигналов с шины 33 из памяти 44 состояний, если есть сигнал о разреше нии приема новой команды с шины 25, .Таким образом, в операционном блоке, занятом в предыдущей команде, записывается информация об адресе направления результата его вычислений че рез шину 22 "Информационные выходы коммутатора адреса результата".Коммутация пересылки кода результата операции предыдущей команды .осуществляется коммутатором 5, при 55 этом один из пары коммутируемых операционных блоков является приемником, а другой передатчиком кода числа. Коммутация осуществляется, если сиг 904налы с шины 13 адреса результата (операционного блока из предыдущей команды - этот адрес был записан в него через шину 22), поступающие на входы элементов 39 сравнения их количество соответствует количеству групп операционных блоков) коммутатора 5, и сигналы с информационной шины 14 "Адрес второго операнда" (из операционного блока, который задействован в текущей команде - вырабатывается устройством управления операционного блока после инициирования его работы) совпали, следовательно, выбрана та часть коммутатора 5, которая организует связь операционных блоков в текущей группе, и если на входы одного из узлов 40 коммутации второго операнда (количество которых,подключенных к выходу одного элемента 39 сравнения, соответствует общему количеству операционных блоков)поступил сигнал с выхода памяти 4состояний с шины 33, Фиксированиеначала коммутации осуществляется посигналу с шины 32 "Строб приемакоманды" первыми элементами И 42 узла 40 коммутации. второго операнда.Сохранение состояния коммутациидвух операционных блоков обеспечивается группой триггеров 45, которыеустанавливаются в единичное или нулевое состояние сигналами с выходов элементов И узла 40 коммутации второго операнда 42 и 43 соответственно, сброс коммутации осуществляется сигналом с шины 12, который поступает на вход элементов И 43 через элемент 44 задержки при отсутствии сигнала с управляющего входа 41 разрешения приема второго операнда. Код результата операции предыдущей команды передается через один иэ каналов коммутатора 46 при наличии разрешения от какого-либо триггера 45 после тока как этот результат готов в предыдущем операционном блоке. В период связи двух операционных блоков никакой другой операционный блок или команда не могут к ним обратиться, так как они вырабатывают сигнал занятости в шину 12.Если результат предыдущей операции надо передать в общую память, то передача реализуется через блок 10 приоритета, в котором реализуется, бесконфликтное обращение к общей памяти от совокупности операционных блоков вычислительного устройства.5 14 Эта операция осуществляется следующим образом: на вход блока 10 поступают сигналы обращения к общей памяти через шину 35 от каждого операционного блока, которые с помощью элементов И 55 устанавливают в соответствующее положение триггера 56, при этом если хотя бы один из триггеров 56 устанавливается в состояние "1", то другие уже не могут устанавливаться в это состояние, так как переброс триггеров запрещен сигналом с выхода элемента ИЛИ-НЕ 57, Сигнал "1" на выходе одного из триггеров 56 является также разрешением для направления кода результата из соответствующего операционного блока в общую память.Сигналы обращения к общей памяти от операционных блоков формируются в селекторе 9 обращения с помощью элементов 38 сравнения, на первые входы которых поступают сигналы с шины 13, на которой присутствует информация о том, куда должен быть направлен результат предыдущей операции, а вторые входы подключены к шине "Земля" и, если на каком-нибудь элементе 38 сравнения встретится код 00 (поступающий по шине 13 и соответствующий команде обращения к общей памяти), то этот элемент 38 сравнения вырабатывает сигнал обращения к памяти данных от соответствующих операционных блоков, который передается по шине 35 на соответствующий вход блока 10, при этом необходимо наличие сигнала на управляющем входе 34,селектора 9 обращения.Формула изобретения1. Устройство для сопряжения группы операционных блоков с общей памятью, содержащее регистр команд, дешифратор команд, памятв состояний, причем группа информационных входов регистра команд образует группу входов устройства для подключения к группе информационных выходов. общей памяти, первая группа выходов дешифратора команд образует группу выходов устройства для подключения к группе адресных входов общей памяти, при этом первая, вторая и третья группы информационных выхОдов регистра команд соединены соответственно с первой, второй и третьей группами44790 . 6 5 10 5 20 25 30 35 40 45 50 55 информационных входов дешифратора команд, о т л и ч а ю щ е е с я тем,что, с целью повышения надежности засчет оперативного перераспределенияобмена данными между операционнымиблоками, в него введены группа узловвыборки операционных блоков, коммутатор адреса результата, коммутаторприема результата, селектор обращения, блок приоритета, два элемента И,причем группа информационных выходовблока приоритета образует группу выходов устройства для подключения кгруппе информационных входов общейпамяти, установочный вход блока приоритета является входом устройствадля подключения к выходу готовностиобщей памяти, выход обращения блокаприоритета соединен со стробирующимвходом дешифратора команд и являетсявыходом устройства для подключения квходу обращения общей памяти, группа информационных выходов коммутатора адреса. результата образует группувыходов устройства для подключения кпервым информационным входам операционных блоков группы, группа информационных выходов коммутатора приемарезультата образует гругпу выходовустройства для подключения к вторыминформационным входам операционныхблоков группы, первая группа информационных входов коммутатора приемарезультата соединена с первой группой информационных входов блока приоритета и образует группу входов устройства для подключения к первыминформационным выходам операционныхблоков группы, вторая группа информационных входов коммутатора приемарезультата образует группу входовустройства для подключения к вторыминформационным входам операционныхблоков группы, третья группа информационных входов коммутатора приемарезультата соединена с группой информационных входов селектора обращенияи образует группу входов устройствадля подключения к третьим информационным выходам операционных блоковгруппы, группы информационных выходов узлов выборки операционного блока группы соединены с группой информационных входов памяти состоянийи образуют группу выходов устройствадля подключения к входам выборки опе-.рационных блоков группы, информационные входы узлов выборки операционного блока группы соединены с группойуппавляющих входов коммутатора приема результата и образуют группу входов устройства для подключения к выходам готовности операционных блоков5 группы, вторая группа выходов дешифратора команд образует группу выходов устройства для подключения к входам кода операции операционных блоков группы, вход записи регистра команд соединен с первыми входами первого, второго элементов И и является синхровходом устройства, при этом третья группа дешифратора команд соединена с разрешающими входами соответствующих узлов выборки операционного блока группы, информационные выходы которых соединены с четвертой группой информационных входов дешифратора команд третья Груп па информационных входов которого соединена с первой группой информационных входов коммутатора адреса результата, вторая группа информационных входов которого, соединена с четвертой группой информационных входов коммутатора приема результата и с группой информационных выходов памяти состояний, вход записи которой соединен с управляющим входом коммутатора приема результата и с выходом рторого элемента 1,второй вход которого соединен с управляющим входомкоммутатора адреса результата и спервым выходом дешифратора команд,второй выход которого соединен с вторым входом первого элемента И, выходкоторого соединен с разрешающим входом селектора обращения, группа выходов которого соединена с второйгруппой информационных входов блокаприоритета. 2. Устройство по и. 1, о т л ич а ю. щ е е с я тем, что узел выборки операционного блока содержит элемент ИЛИ и группу из К элементов И, причем первые входы элементов И группы являются разрешающим входом узла, выходы элементов И группы образуют группу информационных выходов узла, вторые входы элементов И группы соединены с соответствующим входом группы входов элемента ИЛИ и являются информационным входом узла, выход элемента ИЛИ является информационным выходом узла, при этом в узле выборки операционного блока выход х-го элемента И группы (з.=1, К) соединен с третьим входом (д+1)-го элемента И группы.