Накапливающий параллельный сумматор с запоминанием переносов

219895 ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республикидетельстваисимое от авт. явлено 25 Ч.1967 ( 1159449/26присоединением заявкиКл, 42 птз, 7/50 Пр МПК б 061 итет Комитет по делам изобретений и открьийй при Совете Мйнистрое СССР(088.8) Опубликовано 14.Ч 1,1968. БюллетеньДата опубликования описания 6.1 Х.1968 Автор зобретен В. А. Левицкий витель ПАРАЛЛЕЛЬНЫЙ СУММАТОРНАНИЕМ ПЕРЕНОСОВ НАКАПЛИВАЮ С ЗАППредложенныи сумматор относится к области вычислительной техники и может быть использован при построении цифровых вычислительных машин.Накапливающие сумматоры с запоминанием переносов известны.Предложенный сумматор отличается тем, что один вход первого элемента И каждого разряда сумматора соединен с соответствующей шиной подачи разряда слагаемого, второй вход этого элемента соединен с общей тактовой шиной, а выход этого элемента И соединен со входом первого элемента ИЛИ. Выход этого элемента ИЛИ соединен со счетным входом триггера, выход которого через схему формирования импульсов переноса и через второй элемент ИЛИ связан со входом элемента задержки, выход которого соединен с первыми входами второго и третьего элементов И. Вторые входы этих элементов связаны с тактовыми шинами подачи импульсов разрешения переносов и подачи импульсов на ввод слагаемого, соответственно. Выход второго элемента И соединен с другим входом второго элемента ИЛИ, а выход третьего элемента И соединен со вторым входом первого элемента ИЛИ в старшем разряде, причем второй вход первого элемента ИЛИ соединен с выходом третьего элемента И в младшем разряде. Использование запоминания переносов позволяет увеличить быстродействие устройства,особенно в сумматорах со сквозным переносом.5 Для запоминания переносов предлагаетсяиспользовать уже имеющиеся в разрядах элементы задержки, что ведет к незначительному усложнению устройства,Схема сумматора приведена на чертеже,10 Схема содержит триггер 1 со счетным входом, элементы И 2, 3 и 4, тактовую шину 5на ввод слагаемых, элементы ИЛИ б и 7,схему 8 формирования импульсов переноса,элемент 9 задержки, тактовую шину 10 коман 15 ды на запоминание переносов и тактовую шину 11 команды на пропускание импульсов переносов.Схема работает следующим образом.На шины 5 и 10 поступают тактовые сигна 20 лы ввода слагаемого. В случае появления навыходе триггера и схемы формирования импульса переноса последний через элемент задержки 9 и элемент И 3, которые образуюткольцо для регенсрации импульса переноса,25 поступает снова на элемент задержки для выдачи его в следующем такте. После каждоготактового импульса ввода очередного слагаемого через интервал времени, равный времени задержки элементов задержки т, на шину30 11 поступает тактовый импульс разрешенияЗаказ 2379/9Ц 1.1 ИИПИ Комите Подписновете Министров СССР ипография, пр. Сапунова,переносов. Этот импульс отпирает все ранее запертые схемы и разрешает прохождение в соседний старший разряд имеющихся в этот момент на выходах элементов задержки импульсов переноса. Так как все схемы д в этот момент заперты, цепи регенерации импульсов переноса не образуются, Через интервал т времени после импульса разрешения переносов на шины б и 10 поступает следующий тактовый импульс ввода очередного слагаемого и т. д. Предмет изобретенияНакапливающий параллельный сумматор с запоминанием переносов, содержащий триггер со счетным входом, элементы И, ИЛИ и схему формирования импульса переноса, отличаюиийся тем, что, с целью увеличения быстродействия, один вход первого элемента И каждого разряда сумматора соединен с соответствующей шиной подачи разряда слагае мого, второй вход этого элемента соединен с общей тактовой шиной, а выход этого элемента И соединен со входом первого элемента ИЛИ, выход указанного элемента ИЛИ 5 соединен со счетным входом триггера, выходкоторого через схему формирования импульсов переноса и через второй элемент ИЛИ связан со входом элемента задержки, выход которого соединен с первыми входами второ го и третьего элементов И, причем вторыевходы этих элементов связаны с тактовыми шинами подачи импульсов разрешения переносов и подачи импульсов на ввод слагаемого соответственно; выход второго элемента И 15 соединен с другим входом второго элементаИЛИ, а выход третьего элемента И соединен со вторым входом первого элемента ИЛИ в старшем разояде, причем второй вход первого элемента ИЛИ соединен с вы ходом третьего элемента И в младшем разряде.