Устройство для контроля цифровых узлов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 4(51) С 06 Р 11 ОПИСАНИЕ ИЗОБРЕТЕК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ грд азрен анногоровыхписани ГОСУДАРСТВЕННЫЙ НОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНР 3(56) 1. Авторское свидетельство СССР Нф 551573, кл. С 06 Г 11/26, 1975.2. Установка автоматизиров контроля функционирования циф плат "Линза-Ш", Техническое ое и инструкция по эксплуатации ЦЮ 1.400, 237 ТО (прототип) . (54) (57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ УЗЛОВ, содержащее блок ввода-вывода, первый блок памяти, ,коммутатор, счетчик, блок сравнения, блок индикации и блок управления, содержащий генератор тактовых импульсов, элемент. И, регистр, шифратор, счетчик адреса и узел памяти программ, причем информационные входы- выходы блока ввода-вывода являются информационными входами-выходами устройства, информационные входы- выходы коммутатора соединены с входами-выходами объекта контроля, информационный выход коммутатора соединен с первой группой информацион- . ных входов блока сравнения, выход которого соединен с входом блока индикации, выход которого соединен с управляющим входом блока ввода- вывода, информационный выход кото" рого соединен с информационным входом первого блока памяти, выходы разрядов типа информации которого соединены с управляющими входами коммутатора и блока сравнения,па выходов информационн ов первого блока памяти соедин а с первой группой информационных входов коммутатора и второй группой информационных входов блока сравнения, а блоке управления выход регистра через шифратор соединен с информационным входом счетчика адреса, выход которого соединен с адресным входом узла памяти программ, группа выходов разрядов очередного адреса программы которого соединена с первой группой информационных входов регистра, вторая группа информационных входов которого соединена с группой выходов разрядов очередного адреса программы первого блока памяти, вход режимаработы которого соединен с выходом первого разряда режима работы узла памяти программ блока управления, выход запуска которого соединен с счетным входом счетчика, выход генератора тактовых импульсов соединен с первым входом элемента И выход которого соединен с счетным входом счетчика адреса, второй вход элемента И блока управления и третья группа информационных входов регистра блока управления соединены соответственно с выходом запуска и группой выходов начального адреса программы блока ввода- вывода, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены второй блок памяти, шифратор и группа формирователей импульсов, причем выходы счетчика соединены с входами соответствующих формиро1166120 12 вателей импульсов группы, выходыкоторых соединены с входами шифратора, выход которого соединен с адресным входом второго блока памяти,группа информационных выходов которого соединена с второй группойинформационных входов коммутатора,Изобретение относится к контрольно-измерительной технике и может быть использовано для проверки функционирования и диагностики цифровых узлов. 5Известно устройство для испытания логических блоков, содержащее блок управления, генератор случайных кодов, дешифратор, й -разрядный сумматор по модулю 2, коммута тор, эталонный и контролируемый блоки, блок сравнения 1 .Недостатками этого устройства являются сложность коммутации сигналов на эталонный и контролируемый 15 блоки, малое быстродействие-проведения проверки функционирования сложных цифровых узлов из-за отсутствия воэможности дополнения их. проверки тестами по таблице истин ности. Наиболее близким к предлагаемому .по технической сущности является устройство для автоматизированного контроля функционирования цифровых плат, содержащее блок ввода-вывода, блок управления, блок памяти, счетчик, блок формирования кодовой последовательности, контактное поле, два коммутатора, блок сравнения и блок индикации, причем вход-выход блока ввода-вывода является входом- выходом устройства, информационный выход блока ввода-вывода соединен с информационным входом блока памя ти, информационный выход;которого соединен с первым входом первого коммутатора, выход которого соединен с первым входом второго коммутатора, первый выход которого соединен с 40 первым входом блока сравнения, выход которого соединен с первым входом блока сравнения, выход которого информационные входы второго блокапамяти соединены с выходами информационных разрядов первого блокапамяти, выход второго разряда режима работы узла памяти программблока управления соединен с входомрежима работы второго блока памяти. соединен с входом блока индикации, выход которого соединен с управляющим входом блока ввода-вывода, выход запуска которого соединен с входом запуска блока управления, тактовый выход которого соединен с счетным входом счетчика, выход которого соединен с входом блока формирования кодовой последовательности, выход которого через контактное поле соединен с вторым входом первого коммутатора, вторые вход и выход второго коммутатора соединены соответственно с входом и выходом объекта контроля, выход режима работы блока управления соединен с входом режима работы блока памяти, выходы разрядов адреса программы которого соединены с адресным входом .блока управления, второй вход схемы сравнения соединен с информационным выходом блока памяти 2 .Недостатком известного устройства является низкое быстродействие, обусловленное ручным программированием сигналов входных последовательностей.Целью изобретения является повышение быстродействия устройства.1Поставленная цель достигается тем, что в устройство для контроля цифровых устройств, содержащее блок ввода-вывода, первый блок па" мяти, коммутатор, счетчик, блок сравнения, блок индикации и блок управления, содержащий генератор тактовых импульсов, элемент И, регистр, шифратор, счетчик адреса команд и узел памяти программ, причем информационные входы-выходы блока ввода-вывода являются информационными входами-выходами уст5 О 15 20 ройства, информационные входы-вы,ходы, коммутатора соединены с входами-выходами объекта контроля, информационный выход коммутатора соединен .с первой группой информа" ционных входов блока сравнения, выход которого соединен с входом блока индикации, выход которого соединен с управляющим входом блока ввода" вывода, информационный выход которого соединен с информационным входом первого блока памяти, выходы разрядов типа информации которого соединены с управляющими входами коммутатора и блока сравнения, группа выходов информационных разрядов первого блока памяти соединена с первой группой информационных входов коммутатора и второй группой информационных входов блока сравнения, в блоке управления выход регистра через шифратор соединен с информационным входом счетчи-ка адреса, выход которого соединен с адресным входом узла памяти программ, группа выходов разрядов очередного адреса программы которого соединена с первой группой информационных входов регистра, вторая группа информационных входов которого соединена с группой выходов разрядов очередного адреса программы первого блока памяти, выход режима работы которого соединен с выходом первого разряда режима работы. узла памяти программ блока управления, выход запуска которого соединен с счетным входом счетчика, выход генератора тактовых импульсов соединен с первым входом элемента И, выход которого соединен с счетным входом счетчика адреса, второй вход элемента И блока управления и третья группа информационных входов регистра блока управления сое-, динены соответственно с выходом запуска и группой выходов началь" ного адреса программы блока ввода- вывода, введены второй блок памяти, шифратор и группа формирователей импульсов, причем выходы счетчикасоединены с входами соответствующих формирователей импульсов группы, выходы которых соединены со входами шифратора, выход которого соединен с адресным входом второго блока памяти, группа инфармационных выходов которого соединена с второй 25 30 35 40 45 50 55 группой информационных входов коммутатора, информационные входы второго блока памяти соединены с выходами информационных разрядов первого блока памяти, выход второго разряда режима работы узла памяти программ блока управления соединен с входом режима работы второго блока памяти.На фиг. 1 приведена структурная схема предлагаемого устройства для контроля цифровых узлов на фиг.2 - структурная схема блока управления на фиг. 3 - структурная схема коммутатораУстройство (фиг. ), содержит блок 1 ввода-вывода, первый блок 2 памяти, блок 3 управления, блок 4 индикации, счетчик 5, группу 6 формирователей импульсов, шифратор 1,второй блок 8 памяти, коммутатор 9, блок 10 сравнения и объект 11 контроля.Блок 3 управления (фиг. 2) содержит регистр 12, шифратор 13, счетчик 14 адреса, узел 15 памяти программ, элемент И 16, генератор 11 тактовых импульсов.Коммутатор 9 (фиг. 3) содержит регистр 18 типа выходного контакта, информационный регистр 19, группу 20 регистров эталонного уровня, группу 21 двунаправленных формирователей импульсов, группу 22 компараторов и дешифратор 23.Устройство работает следующим образом.При помощи блока 1 ввода-вывода в блок 2 памяти вводится программа проверки и размещается в нем слова" ми определенной длины. (Управление записью осуществляет программа блока 3 управления).Каждое слово содержит информацию, признаки вида информации и признаки корректировки адреса программы блока 3 управления.По окончании зайиси программы проверки в первый блок 2 памяти блок 3 управления начинает считывать содержимое блока 2 памяти и рассылать его по блокам устройства в зависимости от признаков типа информации, содержащихся в считанном слове.Таким образом, заполняется второй блок 8 памяти. В него записывается переменная информация, пред 1166120назначенная для передачи на объект контроля (разрядность блока 8 памяти в общем случае равна количеству входов объекта 11 контроля).Постоянная информация, передава емая в объект контроля, записывается на регистр 19 выхода коммутатора 3. На регистр 18 типа контакта из блока 2 памяти записываются признаки, указывающие является данный 10 контакт входом или выходом. Состояйие разрядов регистра 18 управляет режимом работы группы 21 двунаправ-. ленных формирователей импульсов.На группу 20 регистров эталонно го уровня записывается код уровня, который по соответствующему выходному контакту объекта 11 контроля соответствует единичному сигналу.На блок 10 сравнения записывается 20 ожидаемое значение выходных сигналов объекта 11 контроля.Переменные входные последовательности для объекта 11 контроля формируются с использованием того свойства 25 кода Грея, что в каждом очередном такте изменение логического состояния происхоцит только в одном разряде.Перед проверкой объекта 11 конт р роля с использованием последовательности по коду Грея словами, поступающими из блока 2 памяти в блок 8 памяти, записываются адреса контактов, в которые должны поступать со-ответствующие разряды кода Грея. При поступлении слова о генерации последовательности,блок 8 памяти переводится в режим формирования последовательности, а блок 3 управления запускает двоичный счетчик 5. Выходные сигналы счетчика 5 поступают на формирователи импульсов группы 6. , Сигнал на выходе формирователя импульсов группы 6 указывает тот разряд, в котором происходит изменение логического состояния.В таблице дан анализ возрастающей двоичной последовательности,в результате которого информацию опризнаке кода Грея несет разряд, логическое состояние которого изменяется из "0" в "1".Группа 6 формирователей импульсов формирует признак кода Грея 55 в виде унитарного кода, Импульс формируется при переходе соответствующего разряда счетчика из нулевого в единичное состояние. Единица в унитарном коде соответствует тому разряду кода Грея, в котором в данный такт происходит изменение состояния логического уровня. Далее унитарный код поступает на шифратор 7, преобразующий унитарный код признака кода Грея в двоичный код.Двоичный код признака кода Грея из шифратора 7 поступает в блок 8 памяти в качестве адреса, При этом блок 8 памяти выдает в коммутатор 9 номера контактов (в позиционном коде), адрес канала, в которых необходимо изменить логический уровень стимулирующего сигнала на противоположный, т.е. сформировать стимулирующий сигнал по коду Грея, разряд которого соответствует вьщеленному унитарному признаку кода Грея. На один входной контакт объекта 11 контроля можно направить несколько разрядов двоичного признака кода Грея, т.е. можно стимулировать входной контакт объекта 11 контроля по суммарной последовательности нескольких разрядов кода Грея.Для оценки правильности функционирования контролируемого цифрового узла при его проверке по последовательности кода коммутатор 9 формирует для блока 10 сравнения информацию о логическом уровне отклика каждого выхода объекта 11 контроля, в котором формируется общая многоканальная сигнатура откликов для всех выходов и после прохождения всей программы сравнивается с образцовой сигнатурой. В случае несовпадения многоканальных сигнатур определяются сигнатуры по каждому выходу объекта 11 контроля и сравниваются с образцовыми. Таким образом, как и в режиме проверки по таблице истинности, определяются каналы с непра" вильными откликами.Блок 4 индикации информации индицирует информацию о каналах с не- правильными откликами, а при необходимости выдачи - на внешние регистрирующие приборы. Эти информация выдается в блок 1 ввода-вывода,Таким образом, предлагаемое устройство обладает более высоким быстродействием, так как подключение контролирующих сигналов к объекту контроля осуществляетсяавтоматически. Кроме того, исключение ручной коммутации повьрпает надежность контроля.1166120 Продолжение таблицы Двоичный кодКод Грея Код Грея 0000 0001 1001 1010 1011 1 101 1111 1110 0010 001 1 00110010. 0010 0001 1100, 1010 0100 0001101 11 О 1111 1011 1001 1000 0010 0001. 1000 фиг 0000 0000 0001 0001 0100 .0110 0101 01 1 1 0110. 0101 01 1 0100 1000 1100 ПРизнак ко , Двоичныйда Греякод(унитарныйкод) Признак кода Грея116 б 120 лА. У ЯРк. РР А.Я ектор Л. Беск 11/4 ак ППП "Патент", г. Ужгород, ул, Проектная, 4 ил Составитель В,Гречиедактор О,Черниченко Техред М.Гергель Т рж 710 ВНИИПИ Государственного к по делам изобрелений и 113035, Москва,. Ж, Рауш