Управляемый распределитель импульсов

ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветсиинСоциалистическихРеслублмиОпубликовано 23.06.81. Бюллетень И 2Дата опубликования описания 28;06.81 ае аннам нэебретеннй н втерытнй,ФБелорусский филиал Государственного научв1Изобретение относится к автоматике и вычислительной технике,Известен датчик тактов, содержащий М -разрядный регистр, каждый разряд которого состоит из двух триггеров, причем единичные входы первых триггеров каждого разряда соединены с нулевыми выходами вторых триггеров того же разряда, а единичные выходы со входами тактовой частоты устройства П .Недостатком такого датчика являетсяо периодический пропуск входных тактов. Причем число пропущенных тактов тем больше, чем меньшее число канадов в работе.15Наиболее близким к предлагаемому по технической сущности является распределитель импульсов в котором датчик тактов содержит дополнительный триггер и элемент НЕ, что позволяет управлять числом каналов распределения импульсов прнотсутствии неиспользуемых тактов.Однако при управлении таким распределителем импульсов возникает существенный недостаток, заключающийся в том, что первый тактовый импульс, в зависимости от коэффициента пересчета, появляется на разных выходах устройства, что не позволяет применить известный распределитель импульсов в схемах с переменной структурой управления от микропроцессоров или ЭВМ, поскольку нарушается временная последовательность выполнения необходимых операций.Цель изобретения - расширение областиприменения устройства, за счет привязки первого тактового импульса к первому выходу устройства при любом коэффициенте пересчетаУказанная цель достигается тем, что каждый разряд регистра содержит элемент И-НЕ и триггер, выход которого соединен с первым входом элемента И-НЕ предыдущего разряда, выход триггера каждого раз ряда соединен со вторым входом элемента И-НЕ последующего разряда единичные выходы, ит - разрядного регистра соединены с соответствующими входамн мупь38408типлексора, выход которого соединен сединичным входом триггера установки в,выжод которого соединен со счетным входом триггера относительности, а нупевойвыход соединен с нулевыми установочными входами ю -разрядного регистра,приэтом единичный и нулевой выходы триггера относительности соединены с управпяющими входами коммутатора, информационнь 1 е входы которого соединены с выхо.дами формироватепя двух серий импупьсов, при этом один вывод коммутаторасоединен с третьими входами эпементовИ-НЕ всех нечетных разрядов регистра, 15а другой выход - с третьими входамиэдементов И-НЕ всех четных разрядов ре-,гистра, тактовый вход мупьтиипексорасоединен с входом формирователя двухсерий импульсов и через элемент НЕ сое-, 20динен с нулевым входом триггера установки в 0" фт -разрядного регистраа нупевой вход триггера относительностисоединен с младшими разрядами управляющего входа мультиппексора. 25На чертеже приведена схема распределителя импульсов.Управляемый распределитель импупь. ,сов содержит мультиплексор 1, выход которого соединен с единичным входом триггера установки в "0" регистра 2,. тактовый вход мультиплексора 1 через элементЙЕ 3 соединен с нулевым входом триггера установки в "0 регистра 2, единичжный выход триггера установки в 0" ре- Бгистра 2 соединен со счет;:ым входом триггера 4 относительности, а нупевой вход его соединен с управпяюшим входом младшего разряда мупьтиплексора 1,входы формироватепя 5 двух серий импупьсов 40 соединены с тактовым входом мупьтиппекора 1, а выходы соединены с управпяю шими входами коммутатора 6, при этом один выход коммутатора 6 соединен со входами элементов И-НЕ 7-9, всех нечет-.й 5 ных разрядов регистра 10, а другой выход - со входами схем И-НЕ 11-13 всех , четных разрядов, кроме того, единичные выходы регистра 10 соединены соответст.- венно со входами И-НЕ старших разрядов,ы а нулевые выходы - соответственно со входами схем И-НЕ мпадших разрядов, единичные выходы 14-18 регистра 10 соединены с соответствующими входами55 мультиплексора 1. В исходном состоянии на выходе триггера установки в "О" регистра 2 вырабатывается "0", который устанавпивает ре 60гистр 10 в О". При этом на выходах 19-23 устанавпивается "О, а на выходах 24-29 - 1, На выходные шины 30- 32 приходит управляющая команда в параллельном коде с весами соответственно 1-2-4. Нашины 30 и 32 приходит 1 на шину 31 - О, что соответствует коэффициенту пересчета пять и соответственно пяти каналам распределения импупьсов.С приходом тактовых импульсов (ТИ) на шину 33 триггер установки в 0 регистра 2 вырабатывает "1.", которая разрешает работу регистра 10, выполненного на триггерах 34-38. Одновременноформироватепь 5 двух серий импупьсов вырабатывает две серии импульсов, сдвинутых друг относитепьно друга на 180 ТИ 1 и ТИ 2, ТИ 1 и ТИ 2 поступают на входы коммутатора 6 импульсов управления, на другие входы поступают потенциальные сигнапы с выхода триггера 4 относительности, который включен по схеме со счетным входом и перебрасывается по сигналам единичного выхода триггера установ ки в "0" регистра 2.1 1Допустим, что в исходном состояниица единичном выходе триггера относитепьности присутствует логическая 1, а на нупевом выходе - логический "О. , Тогда в общую шину, объединяющую элементы И-НЕ 7-9 поступает серия по ТИ 1. В другую шину, объединяющую элементы ИНЕ 11-13 поступает серия по ТИ 2, При этом на выходе 18 элемента И-НЕ 7 появляется первый отрицатепьный импупьс, а па выходе 19 триггера 34 появпяется положительный импупьс, который подготавтевает элемент И-НЕ 8 к работе. Одновременно мультиппексор 1 анализирует единичный выход триггера 34 по законууп,равляюших сигнапоа на шинах 30-32. С приходом имнупьса по ТИ 2 на выходе 25 схемы И-НЕ 11 появляется второй отрицательный импупьс, сдвинутый на 180 по отношению к отрицатеньному импульсу на выходе 24, а на выходе.20 триггера 35 появляется положитепьный импульс, ко торый подготавливает элемент И-НЕ 8 к работе. Одновременно мультиппексор 1 анализирует единичный выход триггера 35 по закону управляющих сигнапов на шинах 30-32. Кроме того, нулевой выход триггера 35 запрещает работу элемента И-НЕ 7. Анапогично работают остальные разряды регистра, причем о другому импупь су ТИ 1 появляется третий отрицательный импульс на выходе 26, а по другому импупьсу ТИ 2 появляется четвертый от5 д 40 МОрицатепьный импульс на выходе 27. С - ф о р м у и априходом третьего импульса по ТИ 1 появ-"пяется пятый отрицательный импульс на Управляемывыходе 28.,с е бизобретения ТИ 1 Л Я У ТИ 2 ЛО ТИ 1 Л Я Ч ТИ 2 ЛЯ В качестве мультиплексора выбрана стйндартная микросхема 155 КП 1.Единичный выход триггера 36 дешифрируется мупьтиппексором 1 и по заднему фронту ТИ перебрасывает схему установки в 0 регистра 2. Нулевой выход схемы установки в 0; регистра 2 устанавливает регистр 10 в исходное состояние, . а единичный выход триггера установки в О" регистра 2 перебрасывают триггер относительности 4. При этом на единичном выходе триггера 4 относительностипоявляется логический 0", а на нулевом выходе - логическая 1. Коммутатор 6 импульсов управления перебрасывает фазы импульсов в общих шинах регистра 10. Цикл окончен, схема готова к повторному циклу.,Дпя изменения числа каналов распределения необходимо изменить управпяющую команду на шинах 30-32. При этом следует учитывать правило, что чиспо раэ У рядов регистра е должно быть ж= 2", где к - число разрядов управляющей команды, Коммутатор 6 импупьсов управления работает в общем спучае по закону где Я - единичный выход триггера 4 от носитепьности, а Я - нулевой.Применение управляемого распределитепя импульсов целесообразно в блоках с переменной структурой управления от микропроцессоров или ЭВМ.Эффективность изобретения получается за счет привязки первого тактового импульса к первому выходу устройства прилюбом коэффициенте пересчета. Вцепом повышенная гибкость предлагаемого устройства позволяет сократить затраты на построение блоков с переменной структурой, по сравнению с известным, не менеерз.010 1 20 2 30 3 40 й распределитель импульсов, од ржащий 1 - разрядный регистр, отпичаюшийся тем,что,с целью расширения области применения устройства за счет привязки первого тактового импульса к первому выходу устройства при пюбом коэффициенте пересчета, каждый разряд регистра содержит элемент И-НЕ и триггер, выход которого соединен с первым входом .эпемента И-НЕ предыдущего разряда, выход триггера каждого разряда соединен со вторым входом элемента И-НЕ поспедуюшего разряда, единичные выходы щ -разрядного регистра соединены с соответствуюшими входами мультиплексора,выход которого соединен с единичным входом триггера установки в "0" м-разрядного регистра, единичный выход которого соединен со счетным входом триггера относительности, а нулевой выход соединен с нулевыми установочными входами и -разряднрго регистра, при этом единичный .и нулевой выходы триггера относительности соединены с управляющими входами коммутатора, информационные входы которого соединены с выходами формироватепя двух серий импупьсов, при этом один выход коммутатора соединен с третьими входами элементов 3-НЕ всех нечетных разрядов регистра, а другой выход - с третьими входами. элементов ИНЕ всех четных разрядов регистра, тактовый вход мультиплексора соединен с входом формироватепя двух серий импупьсов и через элемент НЕ соединен с нуле-, вым входом триггера установки в 0" фф) - разрядного регистра, а нулевой вход триггера относительности соединен с младшимАразрядом управляющего входа мультиплексора. Источники информации,принятые во вниманне при экспертизе1. Авторское свидетельство СССРНф 456269 ф кп. 6 06 Р 1/04,11.01.73.2. Авторское свидетельство СССРМ. 615470, кп. б 06 Р 1/04,23. 08. 76.840860 Составитель В. Курочкиндактор Н, Лаэаренко Техред Н, Келушак : Коррек Г Филиал ППП Патент, г. Ужгород, ул. Проектна акаэ 4765/70 Тираж 745 ВНИИПИ Государстве по делам изобрете 113035, Москва, Ж 35, Подписноего комитета СССРй и открытийаушская наб., д. 4/5