Преобразователь временного интервала в код

ОП К ПАТЕНТ О ИНи Вычисьзовдно в нтервала в например,М комитет Российской Федерации по патентам и товарным знакам АНИЕ ИЗОБ(76) Фельдман Михаил Борисович(57) Изобретение относится к автоматилитепьной технике и может быть испокачестве преобразователя временногокод в составе вычислительных устройст) 5 НОЗМ 1 50 в промышленных рентгеновских вычислительных томографах Цель изобретения. - сокращение объема оборудования в многоканальном интегрирующем аналого-цифровом преобразователе без увеличения времени преобразования временного интервала в код. Преобразователь содержит преобразователь аналог - временной интервал 1, элементы И - НЕ 2,3, счетчик 4, блок регистрации 5, коммутатор 6, регистр 7, счетчик 8, регистр 9, блок памяти 10, блок управления 11, 7 ил.55 Изобретение относится к автоматике ивычислительной технике и может быть использовано в качестве преобразователявременного интервала в код в составе вычислительных устройств, например, в промышленных рентгеновских вычислительныхтомографах.Известен преобразователь интервалавремени в код, содержащий первый счетчик,генератор эталонной частоты, блок выборкии хранения, коммутатор кодов, аналогоцифровой преобразователь и одновибратор,Недостатком известного устройства является большое количество оборудованияпри работе с И-канальным аналого-цифровым преобразователем.Наиболее близким к предлагаемому является преобразователь временного интервала в цифровой код. содержащий блокуправления, блок памяти и два счетчика,причем вход задания режима работы преоб разователя соединен с входом задания режима работы блока управления, первыйвыход которого соединен.с входом управления блока памяти.Недостатком этого преобразователя является большое время преобразования временного интервала, а также большоеколичество оборудования при обработкесигналов от многоканального преобразователя аналого-временной интервал,Цель изобретения - сокращение объемаоборудования с сохранением при этом вре мени преобразования временного интервала в код.Цель достигается за счет того, что в преобразователь введены многоканальныйпреобразователь аналог-временной интервал, блок регистрации, коммутататор, дварегистра, одновибратор и два элемента ИНЕ, причем информационные входы преобразователя соединены с информационнымивходами преобразователя аналог-временной интервал, вход синхронизации которогосоединен с входом синхронизации преобразователя и через одновибратор соединен свыходом признака конца преобразованияпреобразователя, выходы многоканальногопреобразователя аналог-временной интервал соединены с И входами первого элемента И - Н Е (й - число каналов), синформационными входами первого регистра и с входами разрешения записи блокарегистрации, выход первого элемента И-Н Есоединен с первым входом второго элемента И-НЕ, второй вход которого соединен стактовым входом преобразователя и с синхровходом блока регистрации, выходы которого соединены с информационными входами коммутатора, группа выходов которого и группа выходов блока памяти образуют выходную шину преобразователя, вход сброса которого соединен с входами сброса первого и второго счетчиков, блока регистрации и второго регистра, выходы которого соединены с информационными входами блока памяти, группа адресных входов которого соединена с группой разрядных выходов второго счетчика и с группой адресных вхо дов блока управления. вход задания режимаработы преобразователя соединен с входом управления коммутатора, с управляющим входом блока управления и с входом записи второго счетчика, информационные входы 20 которого соединены с шиной адреса преобразователя и с адресными входами блока регистрации, группа информационных входов которого соединена с первой группой разрядных выходов первого счетчика, второй группа разрядных выходов которого со единена с группой информационных входов второго регистра, вход синхронизации которого соединен с инверсным выходом переполнения второго счетчика, счетный вход которого соединен с выходом второго элемента И-НЕ и с счетным входом первого счетчика, прямой выход переполнения второго счетчика соединен с синхровходом первого регистра, выходы которого соединены с информационными входами блока управления, второй выход которого соединен с (И+1)-м входом первого элемента ИНЕ, вход синхронизации блока управления 40 соединен с инверсным выходом первогоразряда второго счетчика, вход управления блока памяти соединен с соответствующим выходом блока управления.Предлагаемый преобразователь соот ветствует критерию техническое решениезадачи, так как представляет собой работоспособное техническое решение, раскрытое до уровня стандартных функциональных узлов и элементов.Предложенный преобразователь соответствует критерию "новизна", так как не был выявлен преобразователь, решающий поставленные задачи при помощи указан ной совокупности признаков. Предложенный преобразователь сост ветствует критерию существенные отличия, так как не была выявлена эквивалентная совокупность признаков. характеризующая преобразователь в отличительной частиформулы, 2004942На фиг,1 приведена структурная схемапредложенного преобразователя; на фиг,2- блок регистрации; на фиг.З - второй счетчик; на фиг,4 - блок управления, выполненный на ПЛМ; на фиг,5 - таблица прошивки ПЛМ; на фиг.б - временнал диаграмма работы преобразователл; на фиг.7 - временная диаграмма преобразования и выдачи данных.Преобразователь (фиг.1) содержит многоканальный, преобразователь аналог-временной интервал 1, многовходовый элементИ - НЕ 2, элемент И - НЕ 3, первый счетчик 4, блок регистрации 5, коммутатор 6, регистр7, второй счетчик 8, регистр 9, блок памяти 510 10, блок управления 11, входная информационная шина 12, вход синхронизации преобразователя 13, выходная шина 14.1 - 14,Ипреобразователя ачалого-временной интервал, одновибратор 15, тактовый вход 16,выход 17 элемента И-НЕ 3, группа 18 старших разрядных выходов первого счетчика 4,выход 19 регистра 9, группа 20 младшихразрядных выходов первого счетчика 4,группа 21 разрядных выходов второго счетчика 8, инверсный выход 22 переполнениявторого счетчика 8, выходы признака записи и выборки кристалла 23 блока управления 11, прямой выход 24 переполнениявторого счетчика 8, выходы 25 регистра 7,разрядный выход 26 второго счетчика 8, выход разрешения 27 блока управления 11,выходы 28 блока регистрации 5, выход 29 35конца преобразования, выход 30 текущейинформации, выход 31 текущей информации, вход сброса 32, вход задания режимаработы 33, шина адреса 34.Блок регистрации (фиг.2) содержит дешифратора 35, группу регистров 36.136.И(по числу каналов), Второй счетчик (фиг,З)состоит из собственно счетчика 37, двух элементов НЕ 38, 39, Блок управления (фиг.4)содержит шифратор 40 состояния (выполненный на ПЛМ), элемент И - НЕ 41,Многовходовый элемент И - НЕ 2 (155серия) предназначен для выявленил ситуации наличия информации на шине 14, а также для формирования сигнала разрешениядальнейшего оцифровывания, если отсутствует информация на шине 14 (на единицы),а на выходе 27 разрешения блока управления есть нулевой уровень. 55Элемент И - НЕ 3 формирует временныйинтервал (окно), в течение которого с входа16 поступают тактовые сигналы. Счетчик 4подсчитывает число импульсов в "окне",сформированном элементом И - НЕ 3, Блокрегистрации 5 служит для записи младшихразрядов счетчика 4 в этот регистр, номер которого соответствует номеру работающего канала.В моменты выборки информации при наличии сигнала ЗЗ из блока 5 считывается информация в соответствии с адресом 34, который дешифрируется на дешифраторе 35. Коммутатор 6 пропускает информацию с блока регистрации на выход 30, Регистр 7 построен на О-триггерах и предназначен длл фиксации кода на шине 14 по сигналу 24. Счетчик 8 формирует адреса на блоке памяти и блоке управления в режиме преобразования. В режиме выдачи информации на шины 30, 31 счетчик 8 служит для передачи адреса опрашиваемого канала, который задается по шине 34. Регистр 9 фиксирует значения старших разрядов счетчика 4 и используется как буферный элемент, Блок памяти 10 служит для накопления информации. Блок 11 управления управляет работой преобразователя в зависимости от режима работы, задаваемого по входу 33. На входную М-разрядную шину 12 поступают аналоговые сигналы (М - число каналов), На входе 13 синхронизации задается время интегрирования, На выходной шине 14 получают информацию о преобразованных сигналах (активный уровень как отмечалось - нулевой). Одновибратор 15 формирует сигнал конца преобразования,На тактовый вход 16 поступают сигналы опорной частоты. На выходе 17 тактовые сигналы 16 поступают в течение времени, когда на другом входе элемента И - Н Е 3 есть логическал единица.На информационную шину поступает й аналоговых сигналов от каждого из каналов. Это исходные аналоговые сигналы. По входу синхронизации 13 преобразователя поступает сигнал (см, фиг.б), по которому происходит переключение из режима интегрирования входного напряжения Овх. соответствующего канала, к режиму разряда Ор,римеющее полярность, обратную полярности Овх. На фиг.б показаны два интервала:режим интегрирования Овх; - режим разряда Орзр. На выходе преобразователя 1 во время интервалаформируются М временных интервалов, причем длительность каждого временного интервала соответствует интегралу значения О/х,; за время сзр длл -ого канала. Сигналы временных интервалов формируются отрицательной полярности, поступают на входы элемента И-НЕ 2, Элемент И-НЕ 2 формирует сигнал разрешения, который по связи 15 поступает на элемент И - НЕ 3. Сигнал разрешенияинформирует о наличии хотя бы одного временного интервала,Сигнал разрешения с выхода элемента И - НЕ 2, проходя на элемент И - НЕ 3, разрешает прохождение тактовых импульсов заполнения с входа 16. Эти импульсы, проходя через элемент И - НЕ 3 на его выход, поступают на счетный вход счетчика 4 и счетный вход счетчика 8. В счетчике 4 с приходом каждого следующего импульса происходит увеличение значения на единицу. Если, например, разрядность счетчика М, то старшая часть разрядов Р по связи 18 поступает через регистр 9 на информационные входы блока памяти 10, а младшая часть М - Р разрядов поступает по связи 20 на информационные входы блока регистрации 5, в котором она запишется в регистр 361, если в данный момент с выхода 14. пришел сигнал, разрешающий запись в регистр 36 Л. Запись осуществляется по каждому перепаду импульсов с входа 16.Соотношение между М и Р выбирается йз конкретной схемной реализации и определяется соотношением: где Г - частота на входе 16;т - время цикла записи в блок памяти 10;й - число каналов;М - разрядность предлагаемого преоб разователя.На счетный вход счетчиков по связи 17приходят те же импульсы, что и на счетчик 4. На основе этих импульсов счетчик 8 формирует адреса для ячеек памяти блока памяти 10.Перед началом нового цикла записи Р старших разрядов в блок памяти, счетчик 8 вырабатывает сигнал переполнения, инверсное значение которого служит для синхронизации регистра 9 (связь 22),Далее происходит циклическая записьсодержимого регистра 9 в ячейки блока памяти 10. Запись происходит только по сигналу разрешения, проходящему по связи 23 с блока управления 11. Для определения, в какую ячейку блока памяти 10 необходимо записать старшие Р разрядов, служит регистр 7, который предназначен для фиксации активности каналов на шине 14, Регистр 7 представляет собой группу 0-триггеров по одному на каждый иэ М временных интервалов. Временные интервалы, приходящие на регистр 7 по связи 14, стробируются синх 50 татора 6, происходит выдача содержимого соответствующего регистра младшей части соответствующего канала (связь 28), связь блока 5 и коммутатора 6 осуществляется через монтажное ИЛИ, которое удалось реалиэовать благодаря переводу регистров3,6.136 М в третье состояние и обьединению их одноименных выходов. По сигналу 33, приходящему на вход управления коммутатора 6 передает младший (М-Р) разрядов на внешнюю магистраль данных 30. Далее изменение адреса росигналом (связь 24), который формируетсчетчик 8 и который является прямым выхо.дом переполнения счетчика 8, а инверсныйвыход переполнения служит для записи информации в блок 9. Тем самым в регистре 7фиксируются те каналы, которые были активны в момент появления сигнала на выходе 24 блока управления.Зта информация по связи 25 подаетсяна блок управления 11, который на основании текущего адреса ячейки (связь 21) даетсигнал разрешения записи в соответствующие ячейки памяти в блоке 10, По связи 2615 со счетчика 8 подается синхросигнал наблок управления 11, который участвует вформировании сигнала разрешения записии сигнала выборки кристалла (выход 23). Втом случае, когда последний временной ин 20 тервал прекратился, а счетчик 8 еще не закончил цикла перебора адреса, блокуправления 11 сам подает сигнал по связи27 на элемент И - НЕ 2, разрешая досчет дотех пор, пока в регистре 7 не будут записанывсеединицы, На этом цикл оцифровки Мсигналов заканчивается,При необходимости считывания накоп.ленной информации из преобразователя делается следующее,На информационный вход счетчика 8 иадресные входы блока регистрации 5 по шине адреса 34 подается адрес опрашиваемого канала. На вход записи счетчика 8, вход35 задания режима блока управления и управляющий вход коммутатора 6 подается сигнал 33, по которому происходит записьадреса в счетчик, открывается коммутатор,а блок управления в соответствии с табли 40 цей истинности см, фиг.5) выработает сигнал чтения из блока памяти 10. Счетчик 8перетранслирует этот адрес по связи 21 вблок памяти 10, из которого будет считанаинформация об Р старших разрядах из ячейки с адресом, установленном на связи 21,По адресу, приходящему на адресныйвход блока регистрации 5, и по сигналу 33,приходящему на управляющий вход комму1 О 2 ОО 4942 шине 21, а также синхросигналу на входе 26 и сигналу задания режима работы 33. блок. управления формирует сигналы 27, а такжедва сигнала, поступающих на его первый выход 23, согласно которым происходит запись информации в блок памяти 10 и считывание этой информации.Следует отметить. что младшие разрядыслужат для отражения истинной информации (текущей), а старшие разряды, записанные в памяти, отражают значение предыдущего цикла записи.Таким образом, полученное оцифрованное значение имеет компоненту старшей части, меньшую чем истинное, Это может быть поправлено программным путем после считывания информации из преобразователя (см. фиг,7), Для такой поправки достаточно 20 прибавить ко всем значениям цену младшего разряда старшей части (для случая восьми каналов М = 8, это шестнадцать).При использовании данного изобретения в вычислительной томографии такой коррекцией пренебрегают, так как зто явление постоянно и присуще всем каналам,Предложенный преобразовательпостроен на микросхемах 155 серии / 30 155 ИР 15 и т.д,/.Если в базовом образце применять прототип, то это вызовет М- кратное увеличение аппаратуры, а предложенное техническое решение позволяет избежать увеличения с 35 сохранением того же результата.(56) Авторское свидетельство СССРМг 1381708, кл, Н 03 М 1/50, 1986.Авторское свидетельство, СССР40 Ф 646437, кл. Н 03 М 1/50, 1977,ПРЕОБРАЗОВАТЕЛЬ ВРЕМЕННОГО 45 ИНТЕРВАЛА В КОД, содержащий два счетчика, блок памяти и блок управления, первый управляющий вход которого является шиной задания режима работы, отличающийся тем, что в него введены блок 50 регистрации, два регистра, одновибратор, коммутатор и два элемента И - НЕ, многоканальный преобразователь аналог - временной интервал, информационные входы которого являются информационной вход ной шиной, вход синхронизации является шиной синхронизации и объединены с входом одновибратора, выход которого является шиной конца преобразования, а вых ды многоканального преобразователя аналого-временной интервал с первого по будет вести к выдаче на внешнюю магистраль данных информации о соответствующем канале (см, фиг,7), После окончания .считывания информации из преобразователя. убирается сигнал выборки, и преобразователь переходит в состояние готовности к оцифровке следующих временных интервалов. Для проведения в исходное состояние блоков на блоки 4, 5, 8, 9 подается сигнал сброса 32 после окончания считывания информации.Блок регистрации работает следующим образом,Запись информации, проходящей по шине 10 со счетчика 4, происходит по сигналу 16 в тот регистр 36. (=1 Й), на инверсный вход записи которого пришел нулевой сигнал с выхода 14 Выходы регистров находятся в третьем состоянии (155 ИР 15).В режиме считывания информации на информационные входы дешифратора 35 с шины 34 подается адрес, и на соответствующем выходе дешифратора 35 вырабатывается сигнал, который считывает информацию из соответствующего регистра 36Все одноименные выходы регистров 36.13 б.йобъединены на выходе блока 5 в монтажное ИЛИ, с выходов монтажное ИЛИ информация поступает на коммутатор 6, который открывается сигналом режима работы с входа 32,Блок управления 11 работает следующим образом.Этот блок выполнен наПЛМ, с таблицей истинности на фиг,5.В зависимости от сигналов, поступающих по шине данных 14, а также адресной Формула изобретения, Й-й, где Й - число каналов, соединены с соответствующими входами первого элемента И - НЕ, с соответствующими информационными входами первого регистра и с входами разрешения записи блока регистрации, вход синхронизации которого является шиной тактовых импульсов и объединен с первым входом второго элемента И - НЕ, второй вход которого соединен с выходомпервого элемента И - НЕ, а выход - со счетными входами первого и второго счетчиков, входы установки в "0" которых и одноименные входы блока регистрации и второго регистра являются шиной сброса, информационные входы второго регистра соединены с соответствующими выходами старших разрядов первого счетчика, вход синхронизации - с инверсным выходом переполнения второ 2004942 12го с летчика, а выходы - с соответствующими информационными входами блока памяти. выходы которого и выходы коммутатора являются выходной шиной, адресные входы объединены с соответствующими адресными входами блока управления и соединены с выходами разрядов второго счетчика, начиная с второго, инверсный выход первого разряда которого соединен с входом синхронизации блока управления, а прямой выход переполнения - с входом синхронизации первого регистра, выходы которого соединены с соответствующими информационными входами блока памяти, первый и второй управляющие входы которого соединены соответственно с первым и вторым выходами блока управления, третий выход которого соединен с (Н + 1)-м входом первого элемента И - НЕ, а первый управляю щий вход объединен с входом записивторого счетчика и. входом управления коммутатора, информационные входы которого соединены с соответствующими выходами блока регистрации, 10 информационные входы которого соединены с выходами младших разрядов первого счетчика, а адресные входы объединены с соответствующими информационными входами второго счетчика и являются адрес ной шиной преобразователя,