Преобразователь параллельного кода баркера в параллельный двоичный код

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз Советски Социалистических РеспубликК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Зависимое от авт. свидетельства-Заявлено 02.%,1968 (М 1230057/18-24)с присоединением заявки-ПриоритетОпубликовано 05.И 11,1969. БюллетеньДата опубликования описания 15.1.1970 Кл. 42 птз, 5(02 МПК С 061УДК 681.325.53 (088.8) Комитет по делам аобрвтений и открытий при Совете Министров СССР. М, Асоян, Г, Г. Белкин, Р, Х, Григорян С. С. Абаджян и М. Г, Геворкя аявител РКЕРА РЕОБРАЗОВАТЕЛЬ ПАРАЛЛЕЛЬНОГО КОДА В ПАРАЛЛЕЛЬНЪЙ ДВОИЧНЫЙ КОД(1) (2) раз Предложение относится к автоматике и вычислительной технике.Известны преобразователи кода Баркера впараллельный двоичный код, содержащиевходной и выходной регистры и логическиесхемы,Предложенное устройство отличается тем,что в нем единичные и нулевые выходы триггеров каждого разряда подключены соответственно к двум парам схем И, выходы схем 10И каждой пары через схемы ИЛИ и линиизадержки подключены к входам второго триггера данного разряда, выход схемы ИЛИ,связанной с единичными выходами триггеровданного разряда, подключен также к схемам 1И, соединенным с выходами второго триггера следующего разряда, а выход схемыИЛИ, связанной с нулевыми выходами триггеров, подключен к схемам И, связанным свыходами, первого триггера следующего разряда; единичные выходы триггера младшегоразряда и вторых триггеров следующих разрядов служат выходами, соответствующимидвоичному коду.Предложенное устройство основано на реа злизации уравнений:Рс+ - Р, Ак+, + Р,ВРй+ - Р,Ат+, + Р,.Вт+,где Р, - значение двоичного кода т-горяда; Рт+ - значение двоичного кода следующего старшего (+1)-го разряда;Р; - инверсное значение двоичного кода в т-ом разряде;Ат+ и Вт+т - значения двух (т+1)-х подраз,рядов в коде Баркера.На чертеже дана функциональная схемапреобразователя кода Баркера в параллельный двоичный код, построенная в соответствиис уравнениями (1) и (2),Тг, - триггер младшего разряда;Тг, Тг - триггеры последующих разрядов.Работа устройства осуществляется следующим образом. С подачей на датчик опрашивающего импульса триггеры регистра перебрасываются в состояние, которое характеризуетугловое положение вала в коде Баркера. Преобразование параллельного кода Баркера впараллельный двоичный код начинается смладшего - двоичного разряда подачей наего схемы И команды Преобразование,которая формирует в импульсном виде какзначение первого двоичного разряда Р так исго инверсии - Р,. Для анализа следующегостаршего разряда по уравнению (1) значенияР, и Р, подаются на схемы И и И второго разряда, Полученные вследствие этогозначения Р и Р подаются на схемы И иИ третьего разряда и через задержки т навходы триггера Тга. Дальнейшее преобразо249762 КаУ Баф,чефа гр- у Юр-Ы е аацчнио ЮР Составитель И. Н, Гореловако Текред Л, К. Малова Корректор А, С. Колаб Редактор. Олен аказ 3353/16 Тираж 480НИИ 1 И Комитета по делам изобретений и открытий приМосква Ж, Раушская наб., д. 4/5 Подписноте Министров ССС ппографня, пр, Сапунова вание кода Баркера в двоичный в остальных разрядах с последующей записью значений двоичных разрядов в триггерах соответствующих подразрядов В происходит аналогичным образом. За счет включения задержек между выходами схемы, формирующей значения прямого и инверсного изображения двоичного кода Р; и Р и выходами триггера данного -го разряда возможно разделение во времени использования значений Р, и Р; для образования значений двоичного кода в (+1) -и разряде и запоминания двоичного значения кода в -м разряде. Через время 1 на всех триггерах подразрядов В устанавливается двоичный код, эквивалент углового положения вала,Таким образом, приведенная схема совмещает функции преобразователя кода Баркера в параллельный двоичный код с функциями запоминания двоичного кода,Предмет изобретенияПреобразователь параллельного кода Баркера в параллельный двоичный код, содержащий регистр, каждый разряд которого, за исключением младшего разряда, выполнен на двух триггерах, соединенных с шинами, соответствующими подразрядам кода Баркера, и логические схемы, отличаощийся тем, что, с целью упрощения устройствав нем единоличные и нулевые выходы триггеров каждого разряда подключены соответственно к двум парам схемИ, выходы схем И каждой пары через схемы ИЛИ и линии задержки подключены к входам второго триггера данного разряда; выход схемы ИЛИ, связанной с единичными ьыходами триггеров данного разряда, подключен также к схемам И, соединенным с выходами второго триггера следующего .разряда, а выход схемы ИЛИ, связанной с нулевыми выходами триггеров, подключен к схемам И, связанным с выходами первого триггера следующего разряда; единичные выходы триггера младшего разряда и вторых триггеров следующих разрядов служат выходами, соответствующими двоичному коду.