Преобразователь последовательного кода грея в параллельный двоичный код
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
Союз Советонин Социалистичеснив РеопублинЗависимое от авт. свидетельствал. 6 0615/041488493/18 Заявлено 19.Х.197с присоединениемПриоритет заявки .6 Комитет по делам изобретений и отнрцтий при Совете Министров СССР.1972. Бюллетень2 К 681.325,53 (088.8) Дата опубликования описания 25.И 1.1972 мирнов и Ю. Г. Шершуков Авторыизобретения Заявитель ПРЕОБРАЗОВАТЕЛЬ ПОСЛЕДОВАТЕЛЬНОГО КОДА ГРЕЯ В ПАРАЛЛЕЛЬНЫ Г ДВОИЧНЫЙ КОДредмет изобретени Изобретение относится к области автоматики и вычислительной техники и предназначено для преобразования кодов.Известны преобразователи кода Грея в двоичный код, содержащие триггерные регистры, При использовании распределителя в таких устройствах может быть осуществлено преобразование последовательного кода Грея в параллельный двоичный код,Предложенное устройство отличается тем, что вход распределителя соединен с шиной подачи кода Грея, выходы разрядов распределителя - с входами соответствующих схем ИЛИ согласно порядку следования разрядов кода Грея; выход каждой схемы ИЛИ связан с входом схемы ИЛИ предыдущего младшего разряда, а выход старшего разряда распределителя - с единичным входом триггера старшего разряда трнггерпого регистра. Это обеспечивает упрощение устройства и его быстродействие при произвольном порядке следования разрядов кода Грея.На чертеже показана схема устройства при следующем порядке следования разрядов кода Грея: АВь Ав Вь Аа, Вз (где Аь А 2 Аа, В В 2, В, - первый, второй, третий, четвертый, пятый, шестой разряды соответственно).Устройство содержит триггерный регистр на триггерах 1 - б, схемы ИЛИ 7 - 10, распрсдслитсль 11, шину 12 подачи кода Грея ишину 13 тактовых импульсов,Устройство работает следующим образом.Импульсы кода Грея подаются на вход5 триггера 1 н вход распределителя 11. Импульс В, с выхода распределителя 11 посгупаст на вход триггеров 4, 3, 2 через схемыИЛИ 9, 8, 7.Следующий импульс Ав проходит на вход10 триггера 2 через схему ИЛИ 7, а импульсВ чсрсз схемы ИЛИ 10, 9, 8, 7 - на входтриггеров 5, 4, 3, 2.Импульс Аа подается на вход триггеров 3,2 через схемы ИЛИ 8, 7, а последний рас 15 пределенный импульс В, на вход триггера би одновременно через схемы ИЛИ 10, 9, 8,7 на входы триггеров 5, 4, 3, 2, В результатетриггер 1 суммирует по 2 все разряды кодаГрея, триггер 2 - все разряды кода Грея,20 кроме первого, триггер 3 - все разряды кодаГрея, кроме первого и второго и т. д. В итоге,в триггерах 1 - б оказывается записаннымдвоичный код, соответствующий коду Грея,причем в триггере 1 записывается млад 25 ший разряд двоичного кода, в триггере2 - второй разряд двоичного кода и т. д. Г 1 рсобразоватсль последовательного код0 Грея в параллельный двоичный код, содеКорректор Т, Бабакина Редактор И, Грузова Заказ 2297/11 Изд.996 Тираж 406 ПодписноеЕ 1 НИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Ж.35, Рау 1 пская иаб., д. 4/э Типография, пр. Сапунова, 2 жащий распределитель, триггерный регистр, счетный вход триггера младшего разряда которого соединен с шиной подачи кода Грея, а счетные входы триггеров остальных разрядов, кроме старшего, соединены с выходами соответствующих схем ИЛИ, отличающийся тем, что, с целью упрощения и повышения быстродействия при произвольном порядке следования разрядов кода Грея, вход распределителя соединен . с шиной подачи кода Грея, выходы разрядов распределителя соединены с входами соответствующих схем ИЛИ, выход каждой схемы ИЛИ соеди нен с входом схемы ИЛИ предыдущегомладшего разряда, а выход старшего разряда распределителя соединен с единичным входом григгера старшего разряда триггерного регистра,
СмотретьЗаявка
1488493
В. Я. Смирнов, Ю. Г. Шершуков
МПК / Метки
Метки: грея, двоичный, код, кода, параллельный, последовательного
Опубликовано: 01.01.1972
Код ссылки
<a href="https://patents.su/2-344438-preobrazovatel-posledovatelnogo-koda-greya-v-parallelnyjj-dvoichnyjj-kod.html" target="_blank" rel="follow" title="База патентов СССР">Преобразователь последовательного кода грея в параллельный двоичный код</a>
Преобразовате. ль интервалов времени в цифровой код•baf; t, -fgt; amp; j •.: •••; . х5таг.
Номер патента: 262514
Опубликовано: 01.01.1970
Авторы: Бел, Блинков, Ломтев, Нди
МПК: G06J 1/00
Метки: fgt, времени, интервалов, код•baf, преобразовате, х5таг, цифровой
...триггера 11 и на вход линии задержки. Сдвигающий 10 регистр 10 устанавливается задним фронтом. интервала Ттаким образом, что схемы совпадений 2 и 5 открываются по одному входу. Формирующий триггер 11, запущенный задним фронтом интервала Тпо первому вхо ду, закрывает схему совпадений 1 до следующего сброса, так как время измерения преобразователя больше измеряемого интервала времени.В линии задержки б интервал Т много кратно задерживается, Передним фронтом задержанного интервала Т с последнего выхода линии задержки (О на схеме) запускается формирующий триггер схемы сборки 13, который возвращается в исходное состояние 25 следующим непосредственно за ним задним фронтом со схемы сборки. Очевидно, что в данном случае триггер 11...
Преобразователь кода системы остаточных классов в позиционный код
Номер патента: 1388997
Опубликовано: 15.04.1988
МПК: H03M 7/18
Метки: классов, код, кода, остаточных, позиционный, системы
...остатков Р, /Ы -о,/ . Спустя и тактов. после запуска преобразователя на третьем выходе блока 12 синхронизации вырабатывается нулевой сигнал, блокирующий вычитатель 7, а на пятом выходе блока 12 синхронизации формируетсясигнал "1", устанавливающий по входусброса формирователь 8 дополнительного кода в исходное состояние, С выхода сумматора 25 последовательныйдвоичный код произведения поступает,начиная с младшего разряда, на первый вход сумматора-вычитателя 5, Сумматор-вычитатель 5 устанавливается врежим суммирования, если триггер 14находится в нулевом состоянии, либо в режим вычитания, когда триггер 14 находится в единичном состоянии. Последовательный двоичный код остаткасдвигается, начиная с младшего разряда, под действием...
Аналого-цифровой преобразователь поразрядного
Номер патента: 293297
Опубликовано: 01.01.1971
Авторы: Вальский, Островерхое
МПК: H03M 1/38
Метки: аналого-цифровой, поразрядного
...с нулевой шины распределителя производится установка всех элементов преобразователя в начальное состояние. Первые триггеры 3 и 4 в регистрах разрядов 5 и б устанавливаются в единичное состояние, Затем с шин 1 - 1 распределителя 2 последовательно выдаются тактовые импульсы, и производится опрос старших разрядов, как в известных АЦП поразрядного уравновешивания. При этом сравнивающее устроиство 7 выдает сигналы:1, еслиУ )/, и опрашиваемый разряд сбрасывается,О, если У,)(У, и опрашиваемый триггер разряда остается включенным импульсом с 1-й шины распределителя, триггер 8 устанавливается в единичное положение, и производится подключение источника 9 смещения к цепи компенсации измеряемого напряжения.Одновременно сигналом с выхода этого...
Устройство для определения положения светового пятна на плоскости
Номер патента: 447727
Опубликовано: 25.10.1974
Авторы: Воробьев, Жаворонков, Преснухин, Шишкевич
МПК: G06G 9/00
Метки: плоскости, положения, пятна, светового
...огибающей опорного сигнала и при наличии импульсных помех,По окончании процессов, связанных с анализом огибающей опорного сигнала и выбором шага коррекции З 0 усиления, распределитель управляющих вяульсов 9 выдает импульс опроса индикатора 10 рассогласования, и с этого момента начинается собственно коррекция усиления. Для этогО момента в индикаторе рассогласования хранился потенпиал, равный амплитуде опорного сигнала на выходе опорного усилителя 5. В зависимости От того каков этот потенциал 40 по сравненйю с эталонным напряжением индикатор рассогласования разрешает прохождение ивпульса опроса на вход реверсивного счетчика 1 а и предписывает ему Режим вычитаниями соответствии с чем содержимое реверсивного счетчика будет...
Цифровой измеритель серии временных интервалов
Номер патента: 208038
Опубликовано: 01.01.1968
МПК: G01R 19/255, G04F 10/04, H03M 1/50
Метки: временных, измеритель, интервалов, серии, цифровой
...Первый импульс, определяющийначало первого временного интервала временной последовательности, поступает на входустройства и проходит через схему ИЛИ бв результате чего ключ 2 открывается, а триггер управления 5 устанавливается в одно изустойчивых состояний,Если триггер установился в такое состояние, что на его нулевом выходе появился отрицательный потенциал, то импульсы генератора эталонной частоты через открытыйключ 2 поступают на вход схем И 3 и 4 ипроходят через схему 3 на вход счетчика 7(так как на потенциальный вход схемы 3 подан отрицательный разрешающий потенциалс триггера управления). Таким образом, сприходом первого импульса временной по 208038 5 ю 15 20 25 .30 35 4045 зо ,5 60 б 5 4следовательности счетчик 7 начинает счет...
Предыдущий патент: Устройство для преобразования чисел из двоичного кода в двоично-десятичный
Следующий патент: Устройство для сравнения чисел
Случайный патент: Способ удаления вредных выбросов, образующихся при огневой резке конструкций