“преобразователь кода фибоначчи в код “золотой” пропорции”

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК. Зб 1 б А 02 51)5 Н 03 ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕВЕДОМСТВО СССР(54) ПРЕОБРАЗОВ НАЧЧИ В КОД "ЗОЛ (57) Изобретение отн ной технике, Целью сокращение аппара зователь содержит с блок 3 элементов И, н тор 4, блок 5 управле ки и генератор 7 кодо ф-лы; 2 ил., 1 табл. ический инсти яниченко, Д,А ство СССР02, 1976. ство СССР(56) Авторское свидетелМ 662933, кл. Н 03 М 7/Авторское свидетелМ 1552380, кл. Н 03 М 7 АТЕЛЬ КОДА ФИБООТОЙ" ПРОПОРЦИИ осится к вычислитель- изобретения является турных затрат. Преобрадвигающий регистр 2, акапливающий суммания элемент 6 задержвых эвивалентов. 1 з.п.выход лока эквиваленИзабрвтение относится к вычислитель- вивалентов, причем выхо блной технике, тов И соединен с информационным входомИзвестны устройства для преобразова- накапливающего сумматора, первый выход ния двоичного кода в код с другим основа- блока управления соединен с тактовым аханием. использующий принцип 5 дом накапливающего сумматора и через суммирования кодовых эквивалентов. элемент задержки - ск - с тактовыми входамиНедостатком этих устройств является генератора кодовых эквивалентов и сдвига- невозможность преобразования кода Фи- ющего регистра, информа ионный вбоначчи в ко "з лд золотои пропорции. торого является информационным входомНаиболее близким техническим реше преобразователя, информационный выход нием к предлагаемому является преобразо- которого соединен с выходом накапливаю М 7/30 19ватель кодов (авт.св. СССР М 1552380, кл. Н щего сумматора вход88), содержащий сдвигающий чальной установки преобразоегист базователя р р, блок элементов И, накапливающий соединены с соответствующими входами сумматор, блок управления, элемент задер блока управления, второй вход которого явжки и генератор кодовых эквивалентов, ляется выходом гОтовности преобразоватеимеющий сдвигающий регистр разрядно- ля, третий выход блока управления стью и, где и - разрядность кодового экви- подключен к входам начальной установки валента разряда с наибольшим весом, и сдвигающего регистра, накапливающего блок маскирования. Генерирование кодо сумматора и генератора кодовых эквиваленвых эквивалентов в рассматриваемом уст- тов, группа выходов которого соединена с .ройстве основывается на закономерностях первой группой входов блока элементов И, между эквивалентами соседних весов раз- введены новые связи, а именно: четвертый рядов кода Фибоначчи в коде "золотой" выход блока управления соединен с входом пропорции и осуществляется путем сдвига 25 задания режима генератора кодовых эквикодового эквивалента предыдущего стар- валентов, выход сдвигающего регистра соешего веса разряда кода Фибоначчи на один динен с второй группой входов блока разряд а сторону младших разрядов сдвиго- элементов И.вым регистром генератора с одновремен- Поставленная цель достигается также ным маскированием нулями 30 изменением структуры генератора кодовых соответствующих разрядов с отрицательны- эквивалентов. В отличие от генератора коми степенями и установкой, при четных по- довыхэквивалентов по прототипу, в предла- ф рядковых номерах разрядов входного кода, гаемом устройстве генератор кодовых определенного разряда кодового эквива- эквивалентов содержит первый, второй и лента в единичное состояние блоком маски третий сдвигающие регистры и коммутато,причем выходы разрядов второго и третьегоБлок маскирования содержит сдвигаю- сдвигающего регистров соединены соответщий регистр разрядностыб к/2, где М-число ственно с первой и второй группами инфорразрядов, имеющих отрицательные значе- мационных входов коммутатора, выход ния степеней кодового эквивалента, М эле группы которого явлвются соответствующиментов И, К/2 элементов ИЛИ, триггер и ми 1 младшими выходами группы генератопреобразовательунитарного кода вединич- ра кодовых эквивалентов (гденый, на реализацию функций которого не- порядковый номер разряда кода "золотой" обходима комбинационная схема, пропорции с весом а); выходы разрядов содержащая К элементов И, к/2 элементов 45 первого сдвигающего регистра являю сЛ /Л И и 1/2 элементов НЕ. старшими (и - к) выходами группы генератоТаким образом, для реализации всего ра кодовых эквивалентов, тактовый вход гегенератора кодовыхэквивалентовустройст- нератора кодовых эквивалентов соединен с ва по прототипу требуется два сдвигающих тактовыми входами и.;рвого, второго и регистра общей разрядностью и + к/2, 2 К 50 третьего сдвигающих регистров, вход зада- элементов И, К элементов ИЛИ, один триг- ния режима генератора кодовых эквиваленгер и К/2 элементов НЕ. тов соединен с управляющим входомЦель изобретения - сокращенИе аппа- коммутатора, вход начальной установки гературных затрат нерзтсрэ кодовых эквивалентов соединен сПоставленная цель достигается.тем, что 55 входами начальной установки первого, втов преобразователь кода Фибоначчи в код рого и третьего сдвигающих регистоов, "золотой" пропорции. содеркащий сдвига- Таким образом, для реализации генерающий регистр, блок элементов И, накаплй- тора кодовых эквивалентов предложенным ваащий сумматор, блик управления, устрсйством необходимы три сдвигающих элемент задер;кки и генератор кодовых эк- регистра Общей разрядностью п+ 1 и М-раз50 От четности п 1 рядный коммутатор, т.е, требуются меньшие аппаратурные затраты по сравнению с аппаратурными затратами на реализацию устройства по прототипу.Функциональная схема предлагаемого устройства приведена нэ фиг, 1; функциональная схема блока управления - на фиг 2,Преобразователь кодов (фиг, 1) содержит информационный вход устройства 1, сдвигающий регистр 2, блок 3 элементов И, накапливающий сумматор 4, блок управления 5, элемент задержки 6, генератор кодовых эквивалентов 7, информационные выходы устройства 8, вход 9 запуска преобразователя, вход 10 начальной установки преобразователя, Генератор кодовых эквивалентов 7 содержит первый 11, второй 12 и третий 13 сдвигающие регистры и коммутатор 14,Информационный вход 1 устройства подключен к информационному входу сдвигаю- щего регистра 2, информационный выход 8 преобразователя соединен с выходом накапливающего сумматора 4, выход блока 3 элементов И соединен с информационным входом накапливающего сумматора 4, первый выход блока управления 5 соединен с тактовым входом накапливающего сумматора 4 и через элемент зад торжки 6-с тактовыми входами первого 11, второго 12 и третьего 13 сдвигающих регистров генератора кодовых эквивалентов 7 и с тактовым входом сдвигающего регистра 2, вход 9 запуска и вход 10 начальной установки преобразователя соединены с соответствующими входами блока управления 5, второй выход которого является выходом готовности преобразователя, третий выход блока управления 5 подключен к входам начальной установки сдвигающего регистра 2, накапливающего сумматора 4 и сдвигающих регистров 11 - 13 енератора кодовых эквивалентов 7, четвертый выход блока управления 5 соединен с управляющим входом коммутатора 14 генератора кодовых эквивалентов 7, выход сдвигающего регистра 2 соединен с второй группой входов блока 3 элементов И, выходы разрядов второго 12 и третьего 13 сдвигэющих регистров генератора кодовых эквивалентов 7 соединены соответственно с первой и второй группами информационных входов коммутатора 14. выходы группы которого соединены с соответствующими К младшими входами первой группы входов блока 3 элементов И, выходы разрядов первого сдвигающего регистра 11 генератора 7 соединены со сгаршими (и - К) входами первой группы входов блока 3 элементов И.Первый сдвигающих регистр 2 предназначен для хранения и последовательного сдвига в сторону старших разрядов исходно 5 10 15 20 25 30 35 40 го преобразуемого кода Фибоначчи. Коммутатор 14, первый 11, второй 12 и третий 13 сдвигающие регистры предназначены для генерирования кодовых эквивалентов весов разрядов кода Фибоначчи. При этом первый сдвигающий регистр 11 предназначен для формирования старших (и - к) разрядов кодовых эквивалентов, а второй 12 и третий 13 сдвигающие регистры - для формирования остальных М младших разрядов кодовых эквивалентов, причем второй сдвигающий регистр 12 формирует младшие разряды кодовых эквивалентов с четными порядковыми номерами, а третий сдвигающий регистр 13 - с нечетными номерами. Коммутатор 14 предназначен для подключения на каждом такте преобразования выходов соответствующего сдвигающего регистра 11 или 13 - в зависимости от четности порядкового номера формируемого кодового эквивалента.Сдвигэющие регистры 2, 11 - 13 и коммутатор 14 могут быть реализованы на стандартных микросхемах,Блок управления 5 может быть реализован по схеме (фиг. 2), содержащий счетчик 15, первый триггер 16, элемент И 17, генератор импульсов 18, элемент ИЛИ 19, элемент задержки 20, второй триггер 21.Вход 9 запуска блока управления 5 соединен с синхровходом второго триггера 21, вход установки в "О" которого подключен к входу 10 начальной установки преобразователя и соединен с входом записи счетчика 15 и через элемент задержки 20 - с первым входом элемента ИЛИ 19 и с третьим выходом блока управления 5. Выход второго триггера 21 соединен с первым входом элемента И 17, второй вход которого подключена подключен к выходу генератораимпульсов 18, выходравенства нулю счетчика 15 соединен с третьим входом элемента И 17 и является вторым выходом с блока управления 5, выход элемента И 17 соединен со счетным входом первого триггера 16, вторым входом элемента ИЛИ 19 и синхровходом вычитания счетчика 15, выход первого триггера 16 является четвертым выходом блока управления 5, выход элемента ИЛИ 19 является первым выходом блока управления 5,Второй триггер 21 я вляется О-триггером,О-вход которого соединен с логической "1" и предназначен для формирования сигнала разрешения преобразования при появлении импульса на входе запуска 12 устройства, Первый триггер 16является счетным триггером и предназначен для формирования управляющих сигналов коммутатора 14, Его начальное знэ 4 ение задается в зависимостиСчетчик 15 предназначен для формирования временного интервала, в период которого происходит преобразование исходного кода. Счетчик 15 работает в режиме вычитания, при этом начальное значение счетчика равно и в двоичном коде, Инверсный выход равенства нулю счетчика 15 позволяет блокировать с помощью элемента И 17 прохождение тактовых импульсов на узлы преобразователя кодов после окончания преобразования кода. Блокировка тактовых импульсов до начала преобразования осуществляется элементом И 17 при наличии нулевого сигнала на выходе второго триггера 21,Элемент ИЛ И 19 предназначен для формирования синхросигналов сдвига и начальной установки всех регистров устройства преобразования. Элемент задержки 20 может быть выполнен с помощью ВС-цепочки и предназначен для задержки синхросигнала по отношению к сигналу начальной установки на входе 13 устройства.Генерация кодовых эквивалентов технически реализована исходя из закономерностей между соседними кодовыми эквивалентами весбв разрядов кода фибоначчи в коде "золотой" пропорции. Как видно из таблицы, (и - к) старших разрядов двух соседних кодовых эквивалентов равны междусобой при сдвиге кодового эквивалента разряда с большим весом в сторону младших разрядов на 1 бит,Младшие М разрядов двух соседних кодовых эквивалентов с четными порядковыми номерами равны при сдвиге кодового эквивалента с большим весом в сторону . старших разрядов на 2 бита; Аналогично кодовым эквивалентам с четными номерами формируются соседние кодовые эквиваленты с нечетнымй номерами (см, таблицу).Устройство работает следующим образом, При поступлении единичного сигнала на вход 10 начальной установки устройства преобразователь кодов устанавливается в исходное состояние: код, подлежащий преобразованию, записывается в сдвигающийрегистр 2, а в первый сдвигающий регистр 11 генератора кодовых эквивалентов 7 заносятся старшие (и - Ц разрядов кодового эквивалента, соответствующего весу а-го старшего разряда преобразуемого кода.При а нечетном в третий сдвигающий регистр 13 записываются М младших разрядов гп-го кодввого эквивалента, а во второй сдвигающий регистр 12 заносятся К младших разрядов (а -1)-го кодового эквивалента, сдвинутого в сторону младших разрядов на 1 бит. При а четном запись производится наоборот: в третий сдвигающий регистр 13 записываются К младших разрядов (а - 1)-гокодового эквивалента, сдвинутых на 1 бит всторону младших разрядов, а во второйсдвигающий регистр 12 - Й младших разрядов а-го кодового эквивалента. При этом,5 так как младшие значащие разряды а-го и(а - 1)-го кодовых эквивалентов при а четном имеют одинаковый вес, для сохраненияинформации при сдвиге на 1 бит (а - 1)-гокодового эквивалента разрядность третьего10 сдвигающего регистра 13 должна быть равна К + 1 разрядам, тогда как для второгосдвигающего регистра 12 достаточно разрядности К, К коммутатору 14 в этом случаедолжны быть подключены только старшие.В исходном состоянии накапливающийсумматор 4 и второй триггер 21 блока управ 20 ления 5 обнуляются, а в счетчик 15 заносится двоичный код, соответствующийзначению а, а первый триггер 16 блока управления 5 устанавливается в состояние,значение которого зависит от четности по 25 рядкового номера старшего кодового экви-,валента. При а четном значение сигнала начетвертом выходе блока управления 5 должно быть таким, чтобы коммутатор 14 подключал к своим выходам выходы второго30 сдвигающего регистра 12, при гп нечетном -выходы третьего сдвигающего регистра 13.Преобразование начинается при поступлении на вход 9 устройства сигнала за- .пуска.35 Каждый такт преобразования состоитиз двух полутактов. Синхросигналы первогополутакта формируются на первом выходеблока управления 5, синхросигналы второгополутакта - на выходе элемента задержки 6.40 Длительность задержки сигналов элементов задержки 6 должна быть больше времени, необходимого для суммирования двухкодовых слов на накапливающем сумматоре4.45,На первом полутакте происходит сложение содержимого накапливающего сумматора 4 и значения на выходе блока 3элементов И,На втором полутакте происходит сдвиг50 на 1 бит сдвигающего регистра 2 и сдвигающих регистров 12, 13 генератора кодовыхэквивалентов 7 в сторону старших разрядов, а также сдвиг на 1 бит в сторону младших оазрядов первого сдвигающего55 регистра 11 генератора кодовых эквивалентов 7. При этом на каждом втором полутактена четвертом выходе блока управления 5формируется сигнал, значение которогопротивоположно предыдущему, Таким образом, на каждом р-м (р = 1,ги) втором полутакте в первом сдвигающем регистре 11формируются старшие (и - 1) разрядов (р +1)-го кодового эквивалента, а на выходе коммутатора 14 формируются остальные М разрядов (р + 1)-го кодового эквивалента. Напервом р-м полутакте при значении р-горазряда исходного преобразуемого кода "1"сформированный р-й кодовый эквивалентпоступает через элементы 11 блока 3 на 10накапливающий сумматор 4, При значениир-го разряда исходного кода "0" на входнакапливающего сумматора 4 поступаеткод. значение которого равно О.Процесс преобразования продолжается до тех пор, пока не произойдет полногосдвига содержимого сдвигающего регистра2. При этом на втором выходе устройстваформируется сигнал противоположногозначения, а на выходах 8 устройства будет 20сформирован эквивалент исходного кодаФибоначчи в коде "золотой" пропорции.Таким образом, изменение структурыгенератора кодовых эквивалентов позволяет производить преобразование кода Фибоначчи в код "золотой" пропорцииустройством, требующим меньших аппаратурных затрат по сравнению с устройствомпо прототипу,Формула изобретения 301. Преобразователь кода Фибоначчи вкод "золотой" пропорции, содержащийсдвигающий регистр, блок элементов И, накапливающий сумматор, блок управления,элемент задержки и генератор кодовых эквивалентов, при чем выход блока элементовИ соединен с информационным входом накапливающего сумматора, первый выходблока управления соединен с тактовым входом накапливающего сумматора и через 40элемент задержки с тактовыми входами генератора кодовых эквивалентов и сдвигающего регистра, информационный входкоторого является информационным входом преобразователя, информационный 45 выход которого соединен с выходом накапливающего сумматора, вход запуска и вход начальной установки преобразователя соединены с соответствующими входами блока управления, второй выход которого является выходом готовности преобразователя, третий выход блока управления подключен к входам начальной установки сдвигающего регистра, накапливающего сумматора и генератора кодовых эквивалентов, группа выходов которого соединена с первой группой входов блока элементов И, о т л и ч а ю щ и йс я тем, что, с целью сокращения аппаратурных затрат, четвертый выход блока управления соединен с входом задания режима генератора кодовых эквивалентов, выход сдвигаю- щего регистра соединен с второй группой входов блока элементов И,2. Преобразователь по п. 1, о тл и ч а ющ и й с я тем, что генератор кодовых эквивалентов содержит первый, второй и третий сдвигэющие регистры и коммутатор, причем выходы разрядов второго и третьего сдвигающих регистров соединены соответственно с первой и второй группами информационных входов коммутатора, выходы группы которого являются соответствующими М младшими выходами группы генератора кодовых элементов (где К - порядковый номер разряда кода "золотой пропорции" с весом а 0), выходы разрядов первого сдвигающего регистра являются старшими ив К-выходами группы генератора кодовых эквивалентов (и-разрядность кодового эквивалента), тактовый вход генератора кодовых эквивалентов соединен с тактовыми входами первого, второго и третьего сдвигающих регистров, вход задания режима генератора кодовых эквивалентов соединен с управляющим входом коммутатора, вход начальной установки генератора кодовых эквивалентов соединен с входами начальной установ- ки первого, второго и третьего сдвигающих регистров,2 сГР,Составитель Н,ШелобатоТехред М,Моргентал Подписноета по изобретениям и открытиям при ГК, Ж, Раушская наб., 4/5 ТйражГосударственного комите НТ ССС 113035, Москва изводственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина