Устройство для определения положения подвижного элемента шагового двигателя

(51)5 Н 0 0 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР ПИСАНИЕ ИЗОБРЕТЕН 4482114/24-001.08.8807.07.90. Бюл. может быть использован правления шаговыми дви рецизионных дискретных дах. Цель изобретения чности определения пол ротехнике ив системахгателями вэлектропривповышение т воботенко, С.С.Кожив, А.Л.Ландаунежцев13.525 (а фРГ Р8/00, 1 элемента путем ения подвиж Б.А.Ирытко(57) Изобрет ЙСТВО ДЛЯДВИЖНОГО ПРЕДЕЛЕМЕНТА Я ПО- ГОВОГ ие относится к ект(21)(56)кл. НАв ОРСКОМУ СВИДЕТЕЛЬСТ осковский энергетический инувеличения разрешающей способности.Устройство содержит блок 1 формирования сигнала фазового состояниярезультирующей ЭДС движения, блок14 опорного сигнала, блок 17 сравнения и формирования стробирующегоимпульса, делитель 13 напряжений.Устройство обеспечивает формированияфункции фазового состояния в видетангенса либо котангенса в зависимости от угла так, что величинафункции не превышает единицы. 1 з.п,ф-лы, 3 ил.Изобретение относится к управлению электрическими машинами и может быть использовано в системах управления щаговыми двигателями в5 прецизионных дискретных электроприводах.Цель изобретения - повышение точности определения положения подвижного элемента шагового двигателя. 10Ца фиг. 1 приведена блок-схема предлагаемого устройства; на Фиг. 2- диаграммы, поясняющие работу уст.ройства; на фиг, 3 " блок-схема делителя напряжений. 15Устройство .для определения положения подвижного элемента шагового двигателя содержит блок 1 (Фиг. 1) формирования фазового состояния результирующей ЭДС движения, соединенный входами с обмотками 2 - 5 шагового двигателя 6 и состоящий из выделителя 7 ЭДС движения в Фазах, соединенного выходами с функциональным преобразователем 8, включающим в се бя блоки многоканальных аналоговых коммутаторов и компараторов и именщим четыре выхода 9 - 12. Выходы 9 и 10 преобразователя 8 соединены с входами делителя 13 напряжений. Выход 11 является информационным выходом устройства, а выход 12 подключен к управляющему входу блока 14 формирования опорного сигнала, имеющего информационный выход 15, являющийся также информационным выходом устройства, и другой выход 16, связанный с одним из входов блока 17 сравнения, второй вход которого связан с выходом делителя 13. Выход блока 17 является стробирующим выходом устройства. Блок 14 формирования опорного сигнала содержит последовательно соединенные таймер 18, счетчик 19, информационный выход которого является информационным выходом15 блока 14, постоянное запоминающее устройство 20, вход которого является управляющим входом блока 14, и цифроаналоговый преобразователь21, выход которого является выходом 50 блока 14. Делитель 13 построен на основе усилителя 22.Так как значения ЗДС обмоток Я1 и Я могут быть положительны и отФрицательны, для Формирования их от . ношений применяется 4-квадрантный делитель, Собственно делителем является операционный усилитель 23, охваченный цепью обратной связи, содержащей управляемый резистор на основе умножающего цифроаналогового преобразователя (ЦАП) 24. К входу усилителя 23 подключен постоянный масштабирующий резистор 25. Вход "Делитель" блока 13 через двухполупериодный выпрямитель 26 и аналогоцифровой преобразователь (АЦП) 27 соединен с входом ЦАП 24. Вход "Делимое" блока 13 через усилитель 28 с парафазными выходами соединен с входами коммутатора 29, выход которого подключен к резистору 25, а управляющий вход через компаратор 30 связан с входом "Делитель".Устройство работает следующим образом.В процессе движения подвижного элемента двигателя 6 на обмотках 2 - 5 наводятся ЭДС, которые после выделения иэ суммарных сигналов обмоток 2 - 5 формируются на выходе выделителя 7 в виде четырех синусоидальных сигналов Е ЕГз(Фиг;2 а)., сдвинутых относительно 1Гдруг друга на угол в . Отсчет фаэ уг 2лов на диаграмме принят от сигнала Я,В функциональном преобразователе 8 сигналы Е Й , Ез, Я (Фиг.2 а) преобразуются в четыре периодических сигнала: два дискретных Ц Ц и два аналоговых Ц , П(фиг. 2 в-е). Дискретный сигнал на выходе 12 формируется путем амплитудного сравнения двух однополярныхсдвинутых один относительно другого на - сигналов25полученных путем предварительного коммутирования исходных сигналов Я, , Е,Рэ, Е . Сигнал на выходе 12 имеет период, равный половине периода изменения сигналов Я Е ЕЯ . Когда его значение представлено в виде логического "0", та блок 4 Формирует сигнал, соответствующий фазе опорного сигнала, имеющий вид функции 1 р у, а когда в виде логической " 1", то формируется сигнал, соответствующий фазе опорного сигнала, имеющий вид функции с 8 . Дискретный сигнал ц(фиг. 2 с) на выходе 11 Формируется путем амплитудного сравнения сигнала 0, с нулевым уровнем. Период сигнала Ц15770675равен периоцу исходного сигнала Я,Логический "0" соответствует нахождению подвижного элемента в интергале углов полюсного деления 0 - и,а логическая "1" соответствует нахождению подвижного элемента в интервале Г(- 2 Г(,Сигналы Пэ, Ц (Фиг. 2 е) на выхоФдах 9 и 10 (фиг. 1) формируются путем коммутировация исходных синусоидальных сигналов , Я, причем1сигнал П ца выходе 9 представленв виде синусоиды при значении аргу 6определенных на интервале от О до Г, что соответствует изменению числа на входе блока 24 от 0 до 2 " - 1.С выхода блока 20 код функции 8 К или саар поступает на вход циф - роацалогового преобразователя 21, где преобразуется и аналоговую Форму. Полученный опорный сигнал имеет вид сигнала, аналогичный сигналу Пь (фиг. 2 Г), но имеющий период Т = с. 2 , гпе С - период следования импульсов, генерируемых таймером 18 (Фиг. 1).Ъ 37 5 Г( 7 ьментов 0 - ---- 2 Г и н 4 4 4 4виде косинусоиды при значениях аргун Зя 5 К 7 ьмента -- в- , а сигнал У4 4 4 4 ф Фна выходе 14 представлен в виде косинусоиды при значениях аргумента26 и в вире4 4 4 4синусоиды при значениях аргументаЗУ 56 7/ 4 4 4 4 Период сигналов П, П равен 2 71ФС выходов 9 и 10 блока 8 сигналы Оз, П поступают на входы аналогового делителя 13 напряжений. Выходной сигнал П (фиг. 2 Г) делителя напряжения представлен в виде тангенсоид и котангенсоид, изменяющихся в пределах + 1. Этот сигнал соответствует фазе результирующей ЭДС.В соответствии с известным способом измерения Фазы результирующей ЭДС последняя сравнивается с опорным сигналом, который формируется в блоке 14. Основой блока 14 является счетчик 19, работающий в режиме суммирования импульсов, генерируемых ;таймером 18. За период счета на выходах счетчика 19 параллельный код принимает численные значения от 0 до 2-1, где о - число разрядов счетчика, С выхода счетчика код подается на вход ПЗУ 20 как аргумент для функционального преобразования, В зависимости от состояния сигнала на выходе 12, на выходе блока 20 вырабатывается код, который соответствует значениям аргумента тригонометрической функции С 8 Ч" или саар у,15С выходапреобразователя 21 полученный опорный сигнал поступает наодин из входов блока 17 сравнения,где сравнивается с сигналом У,соответствующим фазе результирующейЭДС, поступающим на другой входблока 17. В моменты равенства сиг-налов на выходе блока 17 формируется стробирующий сигнал, несущий ин формацию о том, что ца информационных выходах 11 и 15 присутствуеткод положения подвижного элементашагового двигателя 6, причем старшийразряд кода положения присутствуетна выходе 11, а младшие разрядивна выходе 15 в виде кода И (фиг. 2 ц) .На выходах 11 и 15 устройствав момент действия стробирующего сигнала сформирован код, соответствующий истинному положению подвижногоэлемента.Таким образом, многократное сравнение двух периодически изменяющихся величин: П и получаемой на выходе 16 блока формирования опорногосигнала, первая из которых связанас положением подвижного элемента шагового двигателя, а вторая - с совокупностью эталонных значений, позволяет выдавать информацию о положении подвижного элемента шаговогодвигателя внутри полюсного деления. Блок деления 13 работает следующим образом.,50Входнои сигнал на входе пДелиитель преобразуется в однополярныйсигнал и далее в цифровой код, который устанавливает соответствующийкоэффициент усиления усилителя 22.При этом значение сигнала на выходеусилителя 22 опреде.ляется какоз П ьхПьыл игде Ры - полное сопротивление умножающего цифроаналоговогопреобразователя;К - масштабирующее сопротивле 1ние;5Е - управляющий код;11- входное значение напряженияна входе Делитель".Точность деления, выполняемая этой схемой, определяется дрейфом нуля усилителя 23 и числом разрядов аналого-цифрового и цифроаналогового преобразователей (24 и .27). Нелинейные , свойства этой схемы во всем диапа 15,зоне входных сигналов незначительны.Благодаря использованию изобрете ния снижается ограничение по колИ- честву информационных точек отсчета положения на шаговом интервале, что повышает точность управления движением. Точность определения положения, , не зависит от амплитуды составляющихрезультирующей ЭДС вращения, а от их отношения. Это. обстоятельство 25дает преимущество при применении устройства в электроприводах, расчитанных на работу в широком диапазоне скоростей движения, а в планарном линейном приводе устраняет дополнительную зависимость амплитуды составляющих ЭДС от нестабильности воздушного зазора между якорем и индуктором, Устройство инвариантно к конс грукции исполнительного двигателя и виду движения. Это объясняется 35 тем, что шаговые двигатели с ортогональным пространственным расположением фаз выпускаются промышленностью во вращательном, линейном и планарном конструктивных исполнениях,Формула и э о б р е т е н и я 1. Устройство для определения положения подвижного элемента шаго вого двигателя с ортогонально расположенными обмотками, содержащее блок формирования сигнала фазового состояния результирующей ЭДС движения, состоящий из выделителя ЭДС движения в фазах и аналогового делителя напряжений, блок опорного сигнала, состоящий из таймера, счетчика импульсов, постоянного запоминающего устройства и цифроаналогового преобразователя, и блок сравнения, включающий Формирователь стробирующего импульса, о т л и ч а ю щ е е с я тем, что, с целью повышения точности определения положения,путем 1 величения разрешающей способности, в блок формирования фазового состояния результирующей ЭДС движения дополнительно введеч функциональный преобразователь, входы которого подключены к выходам выделителя ЭДС движения в фазах, аналоговые вьжоды подключены к входам делителя напряжений, а один дискретный выход связан с управляющим входом постоянного запоминающего устройства.2. Устройство по и. 1, о 1 л и ч а ю щ е е с я тем, что аналоговый делитель напряжений включает в себя компаратор, усилитель с дискретно- управляемым коэффициентом усиления, цепь управления усилением, состоящую из последовательно соединенных двухполупериодного выпрямителя и аналого-цифрового преобразователя, и входную цепь усилителя, состоящую из последовательно включенных коммутатора и парафазного усилителя с единичным коэффициентом передачи, причем вход управления коммутатором через компаратор напряжения связан с входом двухполупериодного выпрямителя.1577067 НОС Составитель В.АлфимовТехред М,Дидык Корректор Н.Ревск едактор Л.Зайцева Тираж 453 Подписное митета по изобретениям и открытиям сква, Ж, Раушская наб., д. 4/5 ГКНТ СССР суд роизводственно-изцательскии комбинат Патенн аказ 1НИИПИ Г венного113035,Ужгород, ул, Гагарина, 101