Сеточная модель

(51) 4 ЕН е-,сч но емент 1213, дешиф- р индикарегистрыМ ОСУДАРСТ 8 ЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТНРЫТИРИ ГКНТ СССР ОПИСАНИЕ ИЗ А ВТОРСНОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельство СССРВ 781842, кл, С 06 С 7/48, 1979.Авторское свидетельство СССРВ 1260981, кл. С 06 3 1/00, 1986.(57) Изобретение относится к аналогвой и гибридной вычислительной техИзобретение относится к областиналоговой и гибридной вычислительй Техники, может быть использованопри построении автоматизированныхсеточных интеграторов для моделирования уравнений математической физики и для решения задач управленияобъектами с распределенными параметрамиеЦелью изобретения является повышение быстродействия и надежностипосредством динамического контроляи восстановления параметров модели.На фиг, 1 представлен пример реализации устройства; на фиг, 2 -блок-схема резистивного узла сеточной модели; на фиг. 3 - временныедиаграммы в режиме "Контроль - восстановление",Устройство содержит КС-сетку 1,остоящую из ЖС-узлов 2, блок 3синхронизации, демультиплексор 4,ЯО 148346 2нике и может быть использовано при построении автоматизированных сеточных интеграторов для моделирования уравнений математической физики и . для решения задач управления объектами с распределенными параметрами. Целью изобретения является повышение быстродействия и надежности посредством динамического контроля и восстановления параметров модели. Поставленная цель достигается введением группы элементов ИЛИ, которая позволяет контролировать процесс р шения, 3 ип. ик 5 адреса, мультиплексор 67 памяти, реверсивный счетчик первый элемент ИЛИ 9, первый элементИ 10, триггер 11 ошибки, элзадержки, второй элемент Иратор 14 индикации, блок 15ции, первый 16 и второй 17памяти, блок 18 задания начальныхусловий, блок 19 задания граничныхусловий, Ы блоков 20 формированиядлительности импульса, группу эле- Жментов ИЛИ 21 и элемент ИЛИ 22,Каждый БС-узел 2 образуют сглаживающий конденсатор 23, первый и второй усилители 24 и 25, делитель 26,напряжения, регистр 27, входной де- ,Вфшифратор 28, первую группу согласу- Ь,ющих резисторов 29, вторую группусогласующих резисторов 30, группуограничительных диодов 31, группуусилительных полевых транзисторов 32управляемый резистор 33.Каждьй блок 20 содержит делитель34 частоты и КС-триггер 35, управляемый резистор 31 содержит ключи 36и масштабные резисторы 37.Устройство работает следующим образом.,В соответствии с рассчитаннымипараметрами КС-узла 2 сеточной модели через группу эЛементов ИЛИ 21 на 0вход блока 3 синхронизации поступаетдвоичный код параметра соответствующего КС-узла 2. Для занесения информации в делитель 34 частоты двоичныйкод параметра преобразует в Фаэоимпульсный сигнал управления с помощьюблока 3 синхронизации, который Формирует периодические импульсные последовательности на трех своих выходах. 20С первого выхода блока 3 снимаютимпульсную последовательность Р,.которую принимают за опорную.На втором выходе блока 3 формируется периодическая импульсная последовательность Р 1, сдвинутая относительно опорной Ро.Импульсы Р, несут информацию означении параметра КС-узла 2 и поступают на информационный Э-вход демуль- ЗОтиплексора 4, на стробирующий С-входкоторого через второй элемент ИЛИ 22с входа задания начального состоянияустройства поступают импульсы "Заиись". На управляющие входы А 1 - А 0демультиплексора 4 поступают сигналыкода адреса с выходов счетчика 5 адреса, который служит для формирования кода адреса КС-сетки 1, параметры которого устанавливают следующим 40образом. Прежде всего подается сигнална вход запуска, который являетсявходом устройства. Далее с регистра17 памяти подается код начального. адреса, соответствующего коду адресаКС-узла 2, параметр которого необходимо установить.По сигналу "Запись " сигналы свыходов демультиплексора 4 поступают .на К-вход делителя 34 частоты, определяемого кодом адреса на управляющих А 1 - АИ входах демультиплексора 4.На С-вход делителя 34 частоты поступают импульсы Йс первого выходаблока 3 синхронизации,Делитель 34 частоты представляетсобой счетчик, работающий в фазоимпульсном режиме. Работа Фазоимпульсного элемента памяти основана назапоминании Фазы некоторой входнойпоследовательности Ротносительноопорной последовательности Р относительно опорной последовательностии Ро той же частоты.Если на С-вход делителя 34 частоты подавать импульсы частоты Г тона выходе будет последовательностьимпульсов Е;/К, сдвинутая относительно опорной на любое число импульсовчастоты, где К - разрядность делителя 34 частоты.Установка необходимого сдвига про.изводится с помощью подачи на К-входделителя 34 "частоты импульсов, сдвинутых относительно опорных импульсовна величину, определяемую значениемпараметра КС-узла 2 КС-сетки 1 сеточной модели. В качестве таких импульсов и используется импульсная последовательность Р, снимаемая с второго выхода блока 3 по сигналу, который поступает по шине "ЗаписьнаС-вход демультиплексора 4. Послепрекращения действия сигнала "Запись у " на выходе делителя 34 частоты будет присутствовать импульснаяпоследовательность Р 7, до тех пор,пока на его входе будет импульснаяпоследовательность ГИмпульсы Р 1, с выхода делителя 34частоты поступают на установочныйК-вход КБ-триггера 35, а на Б-входКБ-триггера 35 поступают импульсыР. На выходе триггера 35 будут сформированы импульсы управления С, которые поступают .на катоды ограничительных диодов 31 и несут информациюо величине параметра КС-узла 2.Иэ регистра 27 выдается код номера одной из параллельных цепочек,управляемого резистора 33. Регистр27 хранит информацию о значении порядка управляемого резистора 33..Сигналы, снимаемые с выходов дешифратора 28, подаются на затворы усилительных полевых транзисторов 32, разрешая работу только. одной из резистивных цепочек Соответствующий полевой транзистор 32 вырабатывает сигнал, синхронньй с сигналом йи задающий проводимость реэистивного элемента 33.Средняя за период Т 1/Р, величина проводимости складывается иэ двухгде С средняя за период проводимость, соответствующая10 , (1 = 1,2,3)величина постоянной проводимости М-й цепочки резистора 33;относительная длитель 15 ность широтно-импульсного сигнала;период квантования,йр)1 Т 1Т = --Ео 20 Кроме того, сглаживающий конденсатор 23 может быть использован для моделирования динамических свойств объекта с распределенными параметрами при решении нестационарных задач. 25 Для стабилизации сопротивления откры,того канала соответствующего ключа 36 при изменении потенциалов на выводах резистора 33 применяются два усилителя 24 и 25 и делитель 26 напряжения. Потенциалы с выводов управляемого резистора 33 через усипители 24 и 25, предназначенные для развязки, поступают на делитель 26 напряжения, с которого снимается полуразность поданных напряжений и подается, в свою очередь, на выбранный управляющий вход выбранного ключа 36.При отсутствии разрешающего сигна ла с входного дешифратора 28 на зат-. вор соответствующего ключа 36 подается запирающий потенциал независимо от наличия импульса управления е, При наличии разрешающего сигнала ключ 27 управляется импульсом , причем при его отпирающем значении на затвор ключа 27 поступает напряжение линеаризации по цепи транзистор 32 - сопротивление 30Запирающее значение непосредственно подается через диод 31 на затвор ключа .35 вместо напряжения линеаризации,Сигнал "Запись " посту 11 ает также на вход блока 7 памяти и в соответствии с адресом узла, поступающего с выхода счетчика 5 адреса на ад 1. ресные входы А 1 - АК блока 7 памяти, производится занесение кода парамет 45 5 148346 когда ключ 37 разомкнут. На конденсаторе 23 пульсации напряжения, вызванные импульсной модуляцией проводимости, сглаживаются. В результате чего5 среднее значение проводимости за период определяется Формулой 96ра С, поступающего с выхода первого регистра 16 памяти на информационные входы Р 1 - ЛЮ в блок 7 памяти. Далее ,после изменения значения кода адреса и установки на выходе регистра 16 памяти необходимого значения кода параметра следующего КС-узла 2 КС- сетки 1 сеточной модели производится занесение информации по этому адресу в делитель 34 частоты соответствующего КС-узла 2 и блок 7 памяти и т.д. по всем адресам (узлам).Такыр образом, значения параметров КС-узлов 2 КС-сетки 1 будут храниться как в соответствующих делителях 34 частоты в виде фазового сдвига между импульсами опорной последовательности Г используемых для Формирования импульсов управлениятак и в соответствующих ячейках блока 7 памяти статического типа ввиде эталонного значения.В процессе решения задачи на сеточной модели контролируемые импульсы управления с выходов КС-триггеров 35 подаются на информационные входы 0;М мультиплексора 6, на управляющие входы А 1 - АИ которого посту-. павт начальный код адреса со счетчика 5 адресаПри этом на выходе мультиплексора 6 будут присутствовать импульсы, длительность которых определяется величиной Фазового сдвига, хранимого в соответствующем делителе 34 частоты по этому адресу. По этому же адресу происходит обращение к памяти блока 7 памяти, в котором хранятся эталонные значения кода параметра.По сигналу "Считывание", который поступает на вход блока 7 и С-вход реверсивного счетчика 8, производится перезапись хранимой по соответствующему адресу блока 7 памяти информации в реверсивный счетчик 8.Контролируемый параметр С и с выхода мультиплексора 6 поступает на первый вход элемента И 10, на второй вход которого подаются импульсы частоты Й, с выхода блока 3 синхронизации. При этом на выходе элемента И 10 будет сформирована пачка импульсов частоты Й, количество которых равно 1ГЭта пачка импульсов поступает на счетный (вычитающий) вход 1 реверсивного счетчика 8.Если значение кода параметра, записанного в счетчик 8, соответству 1483469 ет числу импульсов, пришедших на вычитающий вход; то по окончании контролируемого импульса й д состояние счетчика 8 должно быть нулевым, т.е. на всех его выходах, подключенных5 к входам элемента ИЛИ 9, должен быть "О". При этом на выходе элемента ИЛИ 9 присутствует "О", который поступает на установочный К-вход григ- ,гера 11. На С-вход триггера 11 поступает контролируемый импульс йс выхода мультиплексора б, по заднему фронту которого триггер должен был изменить свое состояние на еди 5 ничное и на его выходе появился бы сигнал "Сбой". Но так как на К-вход триггер 11 подан "О", то он блоки- . рует переключение триггера и он остается в нулевом состоянии. При этом с инвертирующего выхода триггера 11 "1" поступает на первый вход элемента И 13, на второй вход которой подается контролируемый импульс йс выхода мультиплексора б через элемент 12 задержки. Сигнал с выхода элемента И 13 при отсутствии сигнала "Сбой" поступает по окончании импульсана счетный вход (сложения) счетчика 5 адреса с предустановкой импульса, по заднему фронту которого в счетчик 5 адреса добавляется единица и на управляющих входах демультиплексора 4, мультиплексора 6, блока 7 и дешифратора 14 адреса устанавливается код следующего КС-узла 2 КС-сетки 1, а на его выходе появляется контролируемый импульс. Процесс контроля длительности этого импульса аналогичен описанному.При появлении сигнала "Сбой" дальнейший контроль прекращается, при этом в счетчике 5 адреса будет храниться код адреса КС-узла 2, в котором произошел сбой. На второй группе входов элементов ЮИ 21 при этом выставлено эталонное значение кода параметра для каждого узла, которое поступает с выхода блока 7 памяти. Эталонное значение, преобразованное в фазоимпульсный сигнал управления,50 представляющий периодическую последовательность Р , с третьего выхода блока 3 синхронизации поступает на информационный 0-вход демультиплексора 4. Сигнал "Сбой" с прямого выхода триггера 11 поступает на второй вход элемента ИЛИ 22, с выхода которого поступает на тактовый вход демультиплексора 4, На управляющих входах А 1 - АЯ демультиплексора 4 установлен код адреса узла, в кото- . ром хранится ошибочное значение параметра.По сигналу "Сбой" сигналы с выхода демультиплексора 4 поступают на К-вход соответствующего делителя 34 частоты, определяемого кодом адреса на управляющих А 1 - АМ входах демультиплексора 4.Таким образом, в предлагаемой сеточной модеои производится автоматическое восстановление информации в фаэоимпульсных элементах памяти КС-узлов КС-сетки 1 сеточной модели, что исключает вмешательство оператора в процесс решения задач моделирования на КС-сетке и повышает эффективность использования сеточной модели.Формула изобретенияСеточная модель, содержащая блок задания начальных условий, блок задания граничных условий, КС-сетку, блок синхронизации, демультиплексор, блок формирования длительности импульса, мультиплексор, счетчик адреса, блок памяти, реверсивный счетчик, два элемента ИЛИ, два элемента И, элемент задержки, триггер ошибки, информационные входы счетчика адреса являются информационными входами устроМтва, выходы счетчика адреса соединены с управляющими входами демультиплексора, управляющими входами мультиплексора, адресными входами блока памяти и являются адресными выходами устройства, первый выход блока синхронизации соединен с первым тактовым входом блоков формирования длительности импульса, выходы которых соединены с входами КС-сетки и информационными входами мультиплексора, второй выход блока синхронизации соединен с информационным входом демультиплексора, выходы которого соединены с информационными входами блоков формирования длительности импульса, вход сброса которых соединен с вторым выходом блока синхрощ- зации, а третий выход блока синхронизации соединен с вторым тактовым входом блоков формирования длительности импульса и первым входом первого элемента И, выход которого соединен со счетным входом реверсивногосчетчика, информационные входы котброго соединены с выходами блока па,мяти, а выходы реверсивного счетчика соединены с входами первого эле мента ИЛИ, выход которого соединен с входом сброса триггера ошибки, тактовый вход которого соединен с ,первым входом первого элемента И, выходом мультиплексора и входом 10 элемента задержки, выход которого соединен с первым входом второго эле-. мента И, второй вход которого соединен с инверсным выходом триггера ошибки, а выход второго элемента И 15 соединен со счетным входом счетчика адреса, вход разрешения записи которого соединен с входом разрешения считывания блока памяти, входом разрешения записи реверсивного счетчика 20 и входом запуска устройства вход установки начального состояния уст=ройства соединен с входом разрешения записи блока памяти и первымвходом второго элемента ИЛИ, второй вход которого соединен с прямым выходом триггера ошибки, о т л ич а ю щ а я с я тем, что, с цельюповышения быстродействия и надежности посредством динамического контроля и восстановления параметров модели, в нее дополнительно введена группа элементов ИЛИ, первые входы которых соединены с информационным входом устройства, вторые входы элементов ИЛИ группы соединены с выходамиблока памяти и информационными входами реверсивного счетчика, а выходыэлементов ИЛИ группы соединены свходом блока синхронизации.1483469 Редактор О. Спесивых Корректор Н, Король ираж бб 8 ГКНТ СССР Производственно-издательский комбинат "Патент", г. Ужго Гагарина, 10. Заказ 2835/47ВНИИПИ Государственн1130 Составитель Г. ШаулТехред Л,Сердюкова о комитета по изобретени Москва, Я, Раушская Подписноеи открытиямаб., д. 4/5