Цифровой фильтр

(19) (11) ф Г 1 иот ОПИСАНИЕ ИЗОБРЕТЕНИЯН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(57) Изобретениевычислительной тиспользовано в с ЬТР относится к области хники и может быть стемах цифровой обОСУДАРСТ 8 ЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ(71) Киевский политехнический институт им. 50-летия Великой Октябрьскосоциалистической революции(56) Авторское свидетельство СССРУ 1059670,кл, Н 03 Н 17/06, 1982,Авторское свидетельство СССР1145346, кл, С 06 Р 15/353, 1984. 1)4 С 06 Р 15/353, Н 03 Н 17/06 работки сейсмических, акустическихи других сигналов, Цель изобретенияувеличение быстродействия. Поставленная цель достигается за счет тогочто в состав устройства входят счетчик 1 адреса, блок 2 памяти адресов,адресные регистры 3, 4, блок 5 памяти промежуточных результатов, регистр6, сумматор 7, выходной регистр 8,счетчик адреса 9, блок 10 памяти весовых коэффициентов, умножитель 11,накапливающий сумматор 12, регистр13, коммутатор 14, информационныйвыход 15 фильтра, блок 16 памятивходных отсчетов, информационный вход17 фильтра, счетчик 18 адреса, выхоц19 блока 20 синхронизации, выходы21-28 блока 20 синхронизации, 4 ил.1 135Изобретение относится к вычисли,тельной технике и может быть использовано в системах цифровой обработки сейсмических, акустических и других сигналов.Формула свертки, реализуемая .фильтром, имеет вид:Цу =,Е Ь. , (1)и:0где Ь; - весовые коэффициенты;х, - отсчеты входного сигнала.Для реализации этого алгоритманеобходимо, очевидно, обращение к,памяти входных отсчетов. Симметричность импульсной характеристики позволяет сократить число умножений,если входные отсчеты, которые должныумножаться на симметричные коэффициенты, предварительно просуммироватьи затем умножить на соответствующийкоэффициент. Но в этом случае в известном устройстве не повышаетсябыстродействие системы, так как наодно умножение приходится дважды обращаться к памяти входных отсчетов.Кроме того, структура известногоустройства, не позволяет распараллелить процесс вычисления,Цель изобретения - повышение быстродействия цифрового Фильтра.На фиг, 1 представлена блок-схемацифрового фильтра; на фиг, 2 - блоксхема блока синхронизации на Фиг.З,импульсная характеристика Фильтра,на фиг. 4 - временные диаграммы уп равляющих сигналов, вырабатываемыхблоком синхронизации. Цифровой фильтр (фиг. 1) содержитсчетчик 1 адреса, блок 2 памяти адресов, адресные регистры 3 и 4, блок 5памяти промежуточных результатов,регистр 6, сумматор 7, выходной регистр 8, счетчик 9 адреса, блок 10памяти весовых коэффициентов, умножитель 11, накапливающий сумматор12, регистр 13, коммутатор 14, информационный выход 15 цифрового фильтра,блок 16 памяти входных отсчетов, информационный вход 17 цифрового Фильтра, счетчик 18 адреса, выход 19 блока 20 синхронизации и выходы 21 - 28блока 20 синхронизации,Блок синхронизации 20 (фиг, 2)содержит счетчики 29 и 30 постояннойпамяти и генератор 31 тактовых импульсов.7976 50 55 10 15 20 30 35 40 45 Для иллюстрации рабаты устройства рассмотрим в качестве примера реализацию цифрового фильтра с импульсной характеристикой, представленной нафиг, 3. Общее число коэффициентов равно 11, В силу симметрии характеристики общее число ненулевых коэфФициентов равно (И+)/2+1=7, а число различных ненулевых коэффициентов равно 4 (3 боковых и 1 центральный). Для сокращения времени получения выходного отсчета у по формуле (1)чпредлагается результаты умножения Ь х р Ь х Ьзапоминать и накапливать, так как в силу симметрии лученные промежуточные результаты будут использованы соответственно при получении следующих выходных отсчеЧщЧМф Ч+йф +2 Произведение входньг отсчетов на центральный коэффициент не хранится, так как они принимают участие в вычислениях только один раз. Вместо (М)/2+1 обращений к памяти входных отсчетов (с учетом симметричности импульсной характеристики) для вычислений по Формуле (1) их потребуется в два раза меньше.Рассмотрим вычисление у-го результирующего отсчета фильтра у при длине импульсной характеристики .И =11, В этом случае счетчик 18 адреса работает по модулю М,= (И+1)/2+1=7, счетчик 9 адреса - по модулю 1 = (М 1+1)/2=4, счетчик 1 адрес.а - па модулю М= И=10. С целью упрощения описания работы цифрового фильтра будем считать, чта прием информации во все регистры, умножитель, накапливающий сумматор, переключение счетного триггера и счетчиков осуществляется положительным перепадом синхраимпульсов, режиму записи в блоки 5 и 16 памяти соответствует нулевое значение на управляющем входе, а режиму чтения - единичные; сигналу переноса счетчиков соответствует нулевое значение на выходе пере. носа; нулевое значение на управляющем входе блока 5 памяти соответствует чтению по адресу на первом адресном входе и записи по адресу на втором адресном входе. Адресация блока 16 памяти входных отсчетов обеспечивается счетчиком 18 и блоком 20. Наблюдается последовательность адресов, Формируемых для записи входных отсчетов ву = у + Ь х ч+ь " чь 3 135797этот блок, а также для чтения исходных данных из него,Для адресации блока 10 памяти весовых коэффициентов используется второй счетчик 9 адреса, который изменяет свое состояние по сигналу 22 блока 20 синхронизации. Для адресацииблока 5 памяти промежуточных результатов используется блок 2 памяти адресов, в котором хранятся адреса записи получаемых промежуточных результатов и адрес чтения накопленногопромежуточного результата уч . Производится прошивка блока 2 памяти адресов. Адрес записи из второго регистра 4 адреса поступает на второйадресный вход блока 5 памяти. Адресчтения принимается в первый регистр3 адреса и поступает на первый адресный вход этого же блока. Для адресации блока 2 памяти адресов используются первый 1 и второй 9 счетчикиадреса. Необходимо учесть, что прошивка блока 2 памяти адресов выполнена со сдвигом на один адрес по отношению к адресам блока 16 памяти входных отсчетов и блока 1 О весовых коэффициентов для согласования длины цепочки Формирования слагаемых удля получения выходного отсчета уПчуч уч учЦикл вычисления выходного отсчета составляет 6 тактов. В исходномсостоянии счетчики 1 и 9 установлены 35в нулевое состояние, а счетчик 18в состояние "001".В первом такте работы фильтра вумножитель 11 по сигналу 22 блока 20синхронизации принимается входной 40отсчет х и весовой коэффициент Ьо,Во втором такте произведениеЬ хвыдается из умножителя 11 и поступает на входы накапливающего сумматора 12 и регистра 13. В этом же 45такте в умножитель 11 принимаютсявходной отсчет х и весовой коэффициент Ь,6 4В остальных тактах в сумматоре 12 происходит последовательное накапливание следующих произведений (умножение на нулевые коэффициенты не выполняется); Ь х Ь х , Ь хс чф г ч-гфч-В третьем такте по сигналу 21 блока 20 синхронизации происходит установка в нуль регистра 6. По сигналу 28 блока 20 синхронизации значение с выхода регистра 13 проходит через коммутатор 14 на второй вход сумматора 7. Полученная сумма у = Ь х + Ф = у" + 10 с выхода суммаО ч чтора 7 поступает на информационный вход блока 5 памяти промежуточных результатов и записывается в блок 5 памяти по адресу, хранящемуся в регистре 4 адреса. По этому адресу будет храниться накапливающийся проме 1жуточный результат у для вычисленияч+овыходного отсчета у . В четвертомчотакте происходит прием значений хи Ь в умножитель 11 и выдачи произведения Ь х на выходе накапливающего сумматора 12 и регистра 13. В это время в сумматор 12 и регистр 13 принимается произведение Ь х выч-г ф данное из умножителя в предыдущем такте, В сумматоре 12 получаем сумму у = Ъ х + Ь х . ПроизведениечО ч г чгЬ х с выхода регистра 13 через коммутатор 14 поступает на второй вход сумматора 7. На первый вход этого сумматора поступает принятбе в предыдущем такте в регистр 6 из блока 5 памяти накопленное значение промежуИточного результата у + для вычисления выходного отсчета у,. На сумматоре 7 выполняется сложение В шестом такте произведение Ь х выК чУ дается из умножителя 11, значение Ь,х принимается в сумматор 12 и регистр 13, В сумматоре 12 происходит накопление суммыВ третьем такте в умножитель 11 принимаются значения х и Ь произ- . ведение Ь х принимается в накаплио чвающий сумматор 12 и в регистр 13 (по управляющему сигналу 22 блока 20 синхронизации), Причем накапливающий сумматор 12 находится в режиме "без накопления (на управляющем выходе 24 блока 20 синхронизации уровень логического нуля). у,=Ьх+Ьх +ЬхС выхода регистра 13 значение Ь х через коммутатор 14 поступает на второй вход сумматора 7, на котором суммируется с принятым в четвертом такте в регистр 6 из блока 5 памяти накопленным промежуточным результатом у,. для вычисления выходного отсчета Сг+, 13579766регистра 6. На выходе сумматора получают выходной отсчетВ этом же пятом такте происходит запись в блок 5 памяти промежуточного значения у по адресу, принятому во второй регистр 4 адреса из блока 2памяти адресов, В шестом такте значение Ь хполученное на умножителе 11 в предыдущем такте, принимается 10 в сумматор 12 и регистр 13, В сумматоре 12 накапливается сумма15По сигналу 28 блока 20 синхронизации коммутатор 14 пропускает значение у с выхода накапливающего сумчматора 12 на второй вход сумматора 7, На первый вход этого сумматора 20 поступает полное промежуточное знаНчение у для вычисления выходного отсчета, принятое в предыдущем такте в регистр 6 из блока 5 памяти промежуточных результатов. Таким образом, на сумматоре 7 получают значение выходного отсчетаУч= ум +у30 В седьмом такте это значение принимается в выходной регистр по сигналу 23 блока 20 синхронизации,Запись исходных данных в блок 16 памяти входных отсчетов происходит в пятом такте по сигналу 19 блока , 20 синхронизации по адресу, сформированному на счетчике 18 адреса. По сигналу 25 блока 20 синхронизации на управляющем входе счетчика 18 его 40 состояние увеличивается на две единицы, а по сигналу 26 - на единицу.Таким образом, в шестом такте происходит считывание из блока 16 памяти входных отсчетов значения х , а 45 иэ блока 10 памяти весовых коэффициентов - значения п для вычисления следующего выходного отсчета у ,. В седьмом такте значения Ь, и х принимаются в умножитель 11 и цикл вы- ВО числений повторяется аналогичным образом, В двенадцатом такте результат из накапливающего сумматора 12через коммутатор 14 поступает на второй вход сумматора 7, на первый вход которого поступает значение у изи учкоторый в следующем такте принимается в выходной регистр 8, Таким образом, завершается второй цикл вычислений. Ф о р и у л а и з о б р е т е н и яЦифровой Фильтр, содержащий первый счетчик адреса, информационный выход которого подключен к первому адресному входу блока памяти адресов, выход которого подключен к информационному входу первого адресного регистра, выход которого подключен к информационному входу второго адресного регистра, выход первого регистра подключен к первому входу сумматора, выход которого подключен к информационному входу выходного регистра, выход которого является информационным выходом фильтра, второй счетчик адреса, информационный выход которого подключен к адресному входу блока памяти весовых коэффициентов, выход которого подключен к первому входу умножителя, выход которого подключен к информационному входу накапливающего сумматора, второй регистр, блок памяти входных отсчетов, информационный вход которого является информационным входом фильтра, блок синхронизации, первый и второй выходы которых подключены соответственно к входу записи/чтения блока памяти входных отсчетов к установочному входу первого регистра, третий выход блока синхронизации подключен к счетному входу второго счетчика адреса, тактовым входом умножителя, накапливающего сумматора, первого и второго регистров, первого и второго адресных регистров, четвертый и пятый выходы блока синхронизации подключены к установочным входам соответственно выходного регистра и накапливающего сумматора, о т л и - ч а ю щ и й с я тем, что, с целью увеличения быстродействия,в него введены коммутатор, третий счетчик адреса и блок памяти промежуточных результатов, первый и второй адресные входы которого подключены к информационным выходам соответственно первого и второго адресных регистров, 7 1357 97 б 8 выход блока памяти промежуточных ре- которого подключен к второму входу зультатов подключен к информационно- . умножителя, выход переноса второго му входу первого регистра, первый счетчика адреса подключен к счетно- информационный вход коммутатора под- му входу первого счетчика адреса, ин 5ключен к выходу накапливающего сум- формационный выход второго счетчика матора, выход умножителя подключен адреса подключен к второму адресному к информационному входу второго ре- входу блока памяти адресов, шестой гистра, выход которого подключен к и седьмой выходы блока синхронизавторому информационному входу комму О ции подключены соответственно к входу татора, выход которого подключен к обнуления и установочному входу информационному входу блока памяти третьего счетчика адреса, а восьмой промежуточных результатов, информа- и девятый выходы блока синхронизационный выход третьего счетчика ад- цин подключены к управляющим входам реса подключен к адресному входу бло б соответственно блока памяти промежука памяти входных отсчетов, выход точных результатов и коммутатора.Корректор В.Бутя дактор Е.Папп Заказ 6001/51 Тираж 671 ВНИИПИ Государственного коми по делам изобретений и от 113035, Москва, Ж, Раушска