Устройство для синхронизации цифровой системы

ОЙИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Сефз СфветскмкСфцнвлнстическююРеспублик и 11981980(61) Дополнительное к авт. сеид-еу(22) Заявлено 05,0281 (21) 3272853/18-24с присоединением заявки Йо(23) Приоритет Р М, Ка.з С 06 Р 1/04 Государственный комитет СССР по делам изобретений н открытийДата опубликования описания 15,12,82 К.Б. Декусар, О.Г. угаров, Н.П. Веесберг, ебуН.Н. Васина, В.А. Буыпя и Ю,Ш. ИсмаиловН вИзобретение относится к вычисли=тельной технике и может быть использовано для тактирования работы устройств, обрабатывающих поступающую от внешних устройств йнформацию.Известно устройство для синхронизации вычислительной системы, содержащее задающий генератор, выход которого соединен с линиями задержки первой группы, выходы которых соединены со входами блоков выработки синхросигналов, выходы которых соединены со входами линий задержки второй группы, выходы которых являются выходами устройства. Это устройствопозволяет управлять работой синхрон- . ного интерфейса (1) .Недостатком этого устройства является то, что это устройство вырабатывает только непрерывныесинхросигналы, которые не подвергаются управлению в процессе работы устройства.Наиболее близким по технической сущности к изобретению является устройство для синхронизации вычислительной системы, содержащее задающий генератор, элементы задержки первой и второй группы, блок переключателей, ,блок Формирования сигналов управления режимами, блок выработки сигналов начальной установки, группу блоков выработки синхросигналов, каждый иэ которых содержит счетчик, дешифратор, 5 селектор две группы элементов идва регистра сдвига, два триггера, узел управления, узел дешифрации и сравнения логического состояния, при этом группа выходов генератора сое динена соответственно со входами(с 1 по и, где и - число каналов) элементов задержки первой группы, (и+1 по 2 и) входы элементов задержки первой группы соединены соответственно с выходами блока выработки сигналов, начальной установки, вход которого соединен с дополнительныи выходом генератора, выход блока переключателей соединен с выходом блока формирования сигналов управления режимами, в каждом блоке выработки синхросигналов выходы счетчика соединены соответственно со входами селектора и входами дешифратора,.первый, второй, третий, четвертый 25 выходы которого соединены спервымивходами соответственно первого, второго, третьего и четвертого элемента И первой группы, прямой и инверсный выходы селектора соединены с пер выми входами соответственно пятогои шестого элементов И, а вторые входы элементов И первой группы и вход счетчика каждого из блоков выработки синхросигналов соединены с выходом соответствующего (с 1 по о) элемента задержки первой группы, 5 причем выходы элементов И каждого из блоков выработки синхросигналов соединены со входами соответствующего элемента задержки второй группы, выходы которых являются первой 1 О группой выходов устройств, вторая группа выходов которого соединена соответственно с выходами элементов задержки второй группы, входы которых соединены с, выходами элементов И второй группы, первые входы которых соединены с синхровходами первого и второго регистров сдвига, с синхровходами первого и второго триггеров, с синхровходом узла управления, с,синхровходом счетчика, вход началь 20 ной установки которого соединен с соответствующим выходом (о+1 по 2 п) элемента задержки первой группы, инверсный выход второго разряда счетчи. ка соединей с информационным входом 25 первого регистра сдвига, управляющий. вход которого соединен со вторыми входами элементов И второй группы и с выходами узла сравнения, первый уп-. равляющий вход которого соединен с3 Я выходом первого триггера, выход вто-. рого триггера соединен со вторым управляющим входом узла сравнения, тре-. тий управляющий вход которого соединен с прямым выходом первого разряда 35 второго регистра сдвига, инверсный выход второго разряда которого соединен с четвертым управляющим входом узла управления, третьи входы первого, второго, третьего и четвертого 4 О элементов И второй группы соединены соответственно с первыми входами пер- . ното, второго, третьего и четвертого элементов И первой группы, группа выходов счетчика соединена соответственно с первой группой входов узла дешифрации и сравнения логического состояния, вторая группа входов которого соединена соответственно с выходами первого регистра сдвига, выход узла дешифрации и сравнения логического состояния соединен с пятым . входом узла управления, управляющие входы первого и второго триггеров и второго регистра сдвига соединены с четвертым выходом дешифратора, информационные входы первых триггеров блоков выработки синхросигналов соединены соответственно с первой группой выходов блока Формирования . сигналов управления, вторая группа щ выходов которого соединена соответственно с информационными входами вторых триггеров блоков выработки синхросигналов, информационные входы вторых регистров сдвига блоков 65 выработки сннхросигналов соединенысоответственно с третьей группой выходов блока формирования сигналовуправления режимами, синхровход блока Формирования сигналов управлениярежимами соединен с выходом четвертого элемента И первой группы первого блока выработки синхросигналов 21 .Недостатком этого устройства яв-.ляется невозможность гибко управлятьпериодом и последовательностью тактовых сигналов, позволяя организивать режим обратной связи для сиихронизации канального. обмена.Целью изобретения - увеличение,Функциональных возможностей путемобеспечения переменного периодасинхросигналов,Поставленная цель достигаетсятем, что в устройство для синхронизации цифровой системы, содержащеесчетчик, дешифратор, блок управления,блок формирования сигналов управления режимами, причем выходы счетчикасоединены соответственно с информационными входами дешифратора, группауправляющих входов блока управленияявляется соответственно первой группой управляющих входов устройства,вторая группа управляющих входовкоторого соединена соответственно совходами блока формирования сигналовуправления режимами, тактовый входустройства соединен с тактовымвходом блока управления, введен коммутатор, первая группа входов которогосоединена соответственно с первойи второй группами выходов блока формирования сигнал в управления режимами, группа информационных входовкоммутатора соединена соответственнос выходами дешифратора, управляющийвход которого соединен с первым выходом блока управления, второй выходкоторого соединен со счетным входомсчетчика, выходы коммутатора являются соответственно выходами устройства.Блок формирования сигналов управления режимами содержит регистр идешифратор, причем входы блока соединены с входами регистра, первая группа выходов которого является первойгруппой выходов блока, вторая группавыходов которого соединена соответственно с выходами дешифратора, входыкоторого соединены соответственно совторой группой выходов регистра.Кроме того блок управления содержит три элемента И-НЕ, элемент НЕ,причем первый, второй, третий входыпервого элемента И-НЕ соединены соответственно с первым, вторым, третьим входами группы управляющих входов блока, четвертый вход группыуправляющих входов которого соединенс первым входом второго элемента И-НЕ,второй вход которого соединен свыходом первого элемента И-НЕ, выход второго элемента И-НЕ соединей с первым входом третьего элемента И-НЕ, второй вход которого соединен с тактовым входом блока, первый выход.которого соединен с выходом третьего элемента И-НЕ, с входом первого .эле" мента НЕ, выход которого является вторым выходом блока.На фиг. 1 приведена структурная схема устройства; на фиг. 2 - блок управления 1 на фиг, 3 - блок форми рования сигналов управления режимамиг на фиг. 4 - схема коммутатора.Устройство содержит блок 1 управления, счетчик 2, дешифратор 3, блок 4 формирования сигналов управления ре жимами, коммутатор 5. Блок 1 управления содержит элементы 6-8 И-НЕ, элемент НЕ 9. Блок 4 Формирования сигналов управления режимами содержит регистр 10, дешифратор 11. Коммутатор 5 содержит селекторы 12 и 13.Устройство работает следующим образом.Управляющие сигналы, поступающие на вход блока 1 управления могут быть сигналами как от независимого внешнего устройства, так и от управляющего модуля. Они разрешают или .запрещают прохождение тактовых импульсов от генератора тактовых импульсов, поступающих на вход блока 1 управления, на вход счетчика 2, вызывая на его выходе появление двоичного кода, соответствующего числу просчитанных импульсов. Код поступает на информационные входы дешифратора 3 и вызывает появление импульса на соответствующем выходе дешифратора 3. Длительность этого импульса определяется длительностью импульсов задающего генератора. Появление на входе блока 1 управления любого из входных сигналов приводит к появлению на выходе блока 1 сигнала, запрещающего дальнейшее прохождении импульсов генератора на вход счетчика. Когда уровень входных сигналов сниглает запрет, начнут возбуждаться следующие выходы дешифратора 3, Таким образом, на выходе дешифратора 3 получаем д последовательностей синхросигналов, периодичность импульсов в которых и сдвиг во времени друг относительно друга регулируются управляющими сигналами, посту.пающими на вход блока 1. Кроме того, предварительно в блоке 4 задается нужный режим. Сигнал с выхода блока 4 управляет коммутацией синхропоследовательностей на выход коммутато,ра 5. Блок 1 управления представляет собой комбинационную схему., построенную на элементах И-НЕ. Назначение- приостановка тактовых импульсов. Входные воздействия сгруппированыпо Функциональному признаку. Частьиэ них несет нагрузку управления,кроме того, имеется вход начальногопуска. Наличие сигнала начального5 пуска разрешает прохождение импульсов, поступающих с генератора тактовых импульсов, на выход блока 1.Один его выход соединен со входомсчетчика 2, отсчитывающего число так10 товых импульсов, прошедгдих на входсчетчика до,момента их приостановкипоявлением одного из управляющихвходных сигналов. Двоичный код, соответствующий числу просчитанных так-15 товых импульсов, дешифрируется дешифратором 3, управление которым поуправляющему, входу осуществляется совторого выхода блока 1.Блок 4 Формирования сигналов уп 2 О равления режимами содержит регистр идешифратор. На вход регистра поступает 16-разрядное командное слово,часть которого передается на выход вкачестве маски тактовых последователь 25 ностей, а другая дешифрируется надешифраторе, возбуждая выход дешифратора, соответствующий коду определенного режима работы. Разрядностьполей маски и кода режима работы определяется форматом командного слова.,Структура коммутатора 5 определяется тем, что с выхода блока 4 на входкоммутатора 5 поступают две группыфункционально различных сигналов:маска тактовых последовательностей З 5 М и код режима работы Р.Первая группа сигналов - маскауправляет коьаюутацией на выход тактовых последовательностей в зависимости от значения разрядов, составля ющих код маски. Причем управлениеналичием сигнала в той или иной позиции канала на выходе может осуществляться как одним разрядом маски,так и совокупностью разрядов.45 Вторая группа сигналов может бытьиспользована для организации канального обмена.Разрядность маски и = 0,1 и ко- .да режима а = 0,1, а также рас О пределение выходов блока 3 по входамкоммутатора 5 определяются индивидуально в каждом конкретном случае.Однако сумма и+в не должна превышатьдлины командного слова.Например, если о=2, а=2, тогдасхема коммутатора может быть построена так, как показано на фиг. 4. Приэтом на выход коммутатора 5 в зависимости от .значения разрядов М 1 иМ 2 будет комтутироваться одна из пос ледовательностей с первого нли второго выхода блока 3. Л выходной сигнал,вырабатываемый с участием кода режима работы Р, может быть, например,сигнал "Сбросф, устанавливающий эле- И менты управляющих блоков основногода синхроснгналов, в устройство введен коммутатор, первая и вторая группы управляющих входов которого соединены соответственно с первой и второй группами выходов блока Формирования сигналов управления режимами,группа информационных входов коммутатора соединена соответственно свыходами дешифратора, управляющийвход которого соединен с первым выходом блока управления, второй выход которого соединен со счетным входом счетчика, выходы коммутатора являются соответственно выходами устройства,2. Устройство по п,1, о т л и -.ч а ю щ е е с я тем, что бл 9 к формирования сигналов уйравления режимами содержит регистр и дешифратор,причем входы блока соединены с вхоз 0 дами регистра, первая группа выходовкоторого является первой группой выходов блока, вторая группа выходовкоторого соединена соответственно свыходами дешифратора, входы которогосоединены соответственно с второйгруппой выходов регистра.Устройство по п.1, о т л и -ч а ю щ е е с я тем, что блок управления содержит три элемента И-НЕ,элемент НЕ, причем первый, вторЬй итретий входы первого элемента И-НЕсоединены соответственно с первым,вторым и третьим входами группы управляющих входов блока, четвертыйвход группы управляющих входов бло 5 ка соединен с первым входом второгоэлемента И-НЕ, второй вход которогосоединен с выходом первого элементаИ-НЕ, выход второго элемента И-НЕсоединен.с первым входом третьегоэлемента И-НЕ, второй вход которогосоединен с тактовым входом блока,первый выход которого соединен свыходом третьего элемента И-НЕ, свходом первого элемента НЕ, выходкоторого является вторым выходом блока.1 10 15 В е 25 формула изобретения 1. Устройство для синхронизации цифровой системы, содержащее счетчик, дешифратор, блок управления, блок Формирования сигналов управле" ния режимами, причем выходы счетчика соединены соответственно с информационными входами дешифратора, группа управляющих входов блока управления является соответственно первой груп" пой управляющих входов устройства, 45 вторая группа управляющих входов которого соединена соответственно с входами блока Формирования сигналов управления режимами, тактовый вход устройства соединен с.тактовым вхо- , 50 дом блока управления, о т л и ч а ю . щ е е с я тем, что, с целью расширения функциональных возможностей путем обеспечения переменного первоустройства для начала нового машинного такта, или сигналом для управления во времени каким-либо внешним устройством, и т.п. В общем случае число данных каналов может быть произвольным. На выходе коммутатора 5 формируются сигналы с управляемым периодом и последовательностью тактовых сигналов, позволяя организовать режим обратной связи для синхро низации канального обмена.Таким образом, предлагаемое устройство позволяет сделать работу цифровой системы более гибкой. Возможна приостановка тактовых последовательностей с учетом внешнйх воздействий, например, канального обмена. В этом случае выработка синхросигналов приостанавливается на время выполнения операций обмена между блоками, подключенными к интерфейсу, Количество подключаемых блоков и периодичность сигналов в каждой синхропоследовательности определяется особенностями работы интерфейса и подключаещах к нему внешних устройстЛредлагаемое устройство позволяет расширить функциональные возможности за счет увеличения числа управляеьых каналов и обеспечивает воз можность.последовательной синхрони- . зации их работы при сохранении возможности параллельной, которая имеет место в прототипе. Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРВ 752314, клС 06 Г 1/04, 1978,2. Авторское свидетельство СССРпо заявке 9 3002753/18-24,кл. С Об Г 1/04, 1980 (прототип).эвиво Яп.2Подпи8 Ти рак ПИ ЗаЩЮюм лиал ПП ент", г.роектная,