Устройство для преобразования временных интервалов в двоичный код

и 983638 ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(Я 11 М. Кп. сприсоедииениемзаявки ЙоО 04 Р 10/04 Государственный нойнтет СССР. по делай нзобретеннй н открытнй(088. 8) Дата опубликования описания 23.12. 82 пит(54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ВРЕМЕ ИНТЕРВАЛОВ В ДВОИЧНЫЙ КОДИзобретение относится к электрон-.ным дискретным устройствам систем: автоматики, телемеханики, вычислительной техники.и связи и может быть использовано в системах сбора, обработки и.передачи многоканального пото ка информации.Известно устройство для преобра- .зования временных интервалов в двоичный код,содержащее блок управле- ния, генератор тактовых импульсов, подключенные .к его выходу счетчики, блок вывода информации, логические элементы 1).Однако это -устройство не может: обеспечить надежный прием и достоверную регистрацию поступающих с йеременной интенсивностью мощных потоков данных, когда скорость и объем поступления информации начительно. превынает прдпускную с собность устройства.Известно устройство для преобразования временных интервалов в двоичный код, содержащее блок управления с генератором тактовых импульсов на входе, блок памяти с подключенным к его входу регистром адреса, регистр состояния канала, регистр значащих моментов, блок вычитания,сумматор и блок вывода информации,в состав которого входят сдвиговыйрегистр (буферный регистр) и счетчик с дешифраторомна выходе, блокскорости канала, блок сравнения, блокдополнения до бита, блок остаткапреобразования, в, котором хранитсякод длительности и код значения остатка преобразования, и блок времен"ного интервала, хранящий код длительности временного интервала, код состояния временного интервала (кодсостояния канала) и код значения бита, полученного в процессе преобразо 15 вания 2),Недостатками этого устройства являются низкое быстродействие в процессе преобразования, обусловленноетем, что процесс преобразования со 2 О держит большое количество операций,и сложность.Наиболее близким псущности к изобретенройстводля преобразо25 интервалов в двоичныйсодержит блок управлвход которого соединенератора тактовых импадреса, выход которо30 входу блока памяти,з поо техничес ию является твания врем ыхкод, кото ения, первый н с выходом геульсов, регистр го подключен к и регистр числа,кой ус енн рое15 который содержит разряды для записикода состояния канала - регистр состояния канала, и разряды для записи кода времени изменения состоянияканала - регистр значащих моментов,выход которого соединен с одним извходов блока вычитания, регистр времени отсчета, сумматор и вычитающийсчетчик, выход которого соединен свторым входом блока управления, блоквывода информации, два коммутатора,элемент ИЛИ и элемент И 3),Недостатком этого устройства является низкая достоверность преобразования, обусловленная низкой помехозащищенностью устройства. Целью изобретения является повышение достоверности преобразования.,Поставленная цель достигается тем,что в устройство для преобразованиявременных интервалов в двоичный код,содержащее два коммутатора, генератор тактовых импульсов, выход которого подключен к первым входам блока управления и элемента И, выходкоторого соединен с первыми входамиблока вывода информации и вычитающего счетчика, выходы которого соединены с первой группой входов блокауправления, первый выход которогосоединен с входом регистра состояния канала, а второй выход подключенк первым входам первого коммутатораи первого элемента ИЛИ, вторые входы которых объединены и подключенык третьему выходу блока управления,четвертый выход которого соединен с З 5вторым входом элемента И, выход первого элемента ИЛИ подключен к управляющему входу сумматора, выходы генератора времени отсчета соединены спервой группой входов первого коммутатора, выходы которого подключенык первой группе входов сумматора,выходы регистра значащих моментовподключены к первой группе входовблока вычитания, выход регистра адреса соединен с управляющим входомблока памяти, первая группа выходовкоторого соединена с группой входоврегистра состояния канала, выходыкоторого подключены к группе входовблока вывода информации, введеныкоммутатор, пять элементов ИЛИ и ре-,гистр дробной части, причем выходырегистра времени отсчета подключенык первой группе входов второго коммутатора, вторая группа входов которо"го объединена с второй группой входов первого коммутатора и подключе на к выходам регистра дробной частии второй группе входов блока управления, второй вход которого соединен с выходом блока вычитания,группа выходов которого подключенак группе входов регистра дробнойчасти и к первой группе входов третьего коммутатора, вторая и третья груп пы,входов которого подключены состветственно к выходам блока памяти исумматора, выходы третьего коммутатора соединены с группами входов регистра значащих моментов, регистравремени отсчета и вычитающего счетчика, второй вход которого соединенс выходом второго элемента ИЛИ, первый вход которого подключен к первымвходам второго коммутатора, третьегоэлемента ИЛИ и регистра дробной части, а также к пятому выходу блокауправления, шетой выход которого соединен с вторыми входами третьего элемента ИЛИ и второго коммутатора и спервым входом четвертого элементаИЛИ, второй вход которого соединенс первым выходом блока управления,и первым входом пятого элемента ИЛИ,второй вход которого подключен квторому входу регистра дробной части,седьмому выходу блока управления ипервому входу шестого элемента ИЛИ,второй вход которого соединен с вторым входом первого коммутатора, авыход подключен к входу регистра времени отсчета, выходы вычитающегосчетчика соединены с второй группойвходов сумматора, выходы второгокоммутатора подключены к второй группе входов блока вычитания, вход которого соединен с выходом третьегоэлемента ИЛИ и первым входом третьего коммутатора, второй вход которого подключен к выходу пятого элемента ИЛИ и входу регистра адреса,а третий вход соединен с выходомпервого элемента ИЛИ, выход четвертого элемента ИЛИ подключен к входурегистра значащих моментов. На фиг. 1 представлена функциональная схема устройства преобразования временных интервалов в двоичный код; на фиг. 2 - пример функциональной схемы блока управления. Устройство содержит блок 1 управления, генератор 2 тактовых импульсов, регистр 3 адреса, блок 4 памяти, регистр 5 состояния канала, регистр 6 времени отсчета, регистр 7значащих моментов, блок 8 вычитанияс избыточным старшим разрядом, сумматор 9, вычитающий счетчик 10, регистр 11 дробной части числа, коммутаторы 12-14, элементы 15-20 ИЛИ,элемент 21 И и блок 22 вывода ин"формации, содержащий регистр 23 сдвига, счетчик 24 и дешифратор 25 иключ 26, Блок 1 управления содержитседьмой выход 27, первый выход 28,шестой выход 29, пятый выход 30,вторую шину 31 входов, первую группу32 входов, второй вход 33, второйвыход 34, третий выход 35, четвергый выход 36, вход пуска 37, подключенный к шине 37 пуска, первыйвход 38,983638 йа фиг. 2 представлена функциональная схема одного иэ возможных вариантов выполнения блока 1 управления,Блок 1 управления содержит Р-триггеры 39-45, элементы 46-49 ИЛИ, элементы 50-57 И и дешифраторы 58 и 59. 5Дешифратор 58 содержит элемент60 И, элементы 61-63 ИЛИ и элементы64 и 65 НЕ.Дешифратор 59 содержит элементбб ИЛИ и элемент 67 НЕ. 10Устройство работает следующим об-,разом.В блок 4 памяти предварительнозаносят принятые по каналу связиданные в виде кода состояния канала 15в сопровождении кода текущего. времени, отображающего в двоичном,иочислении моменты изменения состояния канала (значащие моменты). При этоммасштаб отсчета времени всегда можно выбрать таким, чтобы единица от 20счета соответствовала длительностиодного бита,Команда .фПуск 1, подаваемая по.шине 37, включает генератор 2 тактовых импульсов, устанавливает в25состояние 1 триггер 39 блока 1,устанавливает в 10 остальные триггеры 40-45 и блок 1 управления.посылаетпоследовательно по тактамуправЛяющие сигналы на соответствующие входы узлов устройства.Первый управлякщий сигнал поступает с выхода 27 блока 1 управленияна один вход регистра 11 дробнойчасти числа, сбрасывая все его разряды в 0, через элемент 15 ИЛИ - .на вход регистра 3 адреса и на входкоммутатора 12 и через элемент16 ИЛИ - на вход регистра б времениотсчета. В результате этого по ацресу, хранящемуся в регистре 3 адреса, из блока 4 памяти через коммутатор 12 в регистр б времени отсче.та переписывается код начальногоВремени 1 изменения состояния канала, которое является начальным моментом (1 = Т )отсчета единиц инФформации (бит), содержащихся в преобразуемых временных интервалах,т,е. является передней границей пер Ового временного интервала. В то жевремя происходит модификация адресав регистре 3.Затем блОк 1 управления осущест- .вляет безусловный Переход во второе.состояние и управляющий сигнал поступает с выхода 28 на вход регистра5 состояния канала, через элемент15 ИЛИ в : на вход регистра 3 адреса ина вход коммутатора 12, через элемент 17 ИЛИ - на вход регистра 7 эна Очащих моментов. В результате этого,по очередному адресу иэ блока 4 па-мяти через коммутатор 12 в регистр 7значащих моментов переписываютсяданные о следующем т времени изме 6нения состояния канала, а в регистр5 состояния - код состояния 10или 1, предшествующего этомуизменению Дальнейший порядок операций зависит от содержимого регистра П, в котором хранится представленная в двоичном коде дробная часть щ числа, характеризующего длительность пред-. шествующего реального временного интервала.В первом цикле работы устройства все разряды регистра 11 содержат 01(п = О) в силу того, что первый сигнал с выхода 27 блока 1 управления.сбрасывает, как уже отмечалось, регистр 11 в нулевое состояние. Блок 1 управления получая об этом информацию по входам 31, переходит, минуя третье, в четвертое состояние.В последующих циклах работы устройства содержимое регистра 11 определяется длительностью предшествующего реального временного интервала.Если предшествующий временной интервал не искажен и его, длительность совпадает с длительностью идеальной кодовой посылки, то он содерит целое число бит. При этом все разряды регистра 11 дробной части числа содержат фОфф (щ = О).Если длительность предшествующего временного интервала вследствие краевых искажений и помех меньше длительности идеальной кодовой посылки, то дробная часть числа, характеризующего эту длительность, больше или равна половине длительности бита (ж). При этом старьЬший разряд регистра 11 содержит 1 ф,В этом случае, как и в двух предцдущих, блок 1 управления, получая соответствующую информацию по входам 31, переходит, минуя третье, в четвертое состояние. Если длительность предшествующего временного интервала, вследствиекраевых искажений и помех, большедлительности идеальной кодовой посылки, то дробная часть числа, характеризующего эту длительность,меньше половины длительности бита(щ с 2 ). При этом старший разрядд 1регистра 11 содержит фО 1 и поменьшей мере один из остальных егоразрядов содержит ф 1 ф,Такое же стостояние имеет регистр11 и тогда, когда предаествующий реальный временной интервал образованимпульсом дробления и его длительность меньше половины длительностибита.В обоих этих случаях блок 1 управления, получая соответствующуюинформацию по входам 31, переходитв третье состояние и управляющийсигнал с выхода 29 поступает на вход коммутатора 13, через элемент 17 ИЛИ - на вход регистра 7 значащих моментов и через элемент 18 ИЛИ - на вход коммутатора 12 и на вход блока 8 вычитания, По этому сигналу блок 8 вычитания определяет разницу между значениями времени, поступившими на его входы соответственно из регистра 7 значащих моментов и через коммутатор 12 - из регистра 11 дробной части числа. Результат заносится через коммутатор 12 в регистр 7 значащих моментов.После этого блок 1 управления осуществляет безусловный переход в четвертое состояние и посылает управляющий сигнал с выхода 30 через элемент 18 ИЛЙ на вход блока 8 вычитания и на вход коммутатора 12, через элемент 19 ИЛИ - на вход счетчика 10, а также непосредственно на вхо 20 ды коммутатора 13 и регистра 11дробной части числа. По этому сигналу блок 8 вычитания определяет разницу между значениями времени, поступившими на его информационные входы соответственно из регистра 7 значащих моментов и регистра б времени отсчета (в общем случае 1 -Т ),Двоичное число, полученное в результате этой операции, представляет 30 собой выраженную в битах и долях бит длительность реального временного интервала с учетом ивпульсов дробления и краевых искажений на границе, с предшествующим временным интервалом.Целая часть и этого числа заносится через коммутатор 12 в счетчик 10, а дробная в - в регистр 11 дробной части числа40Если в результате операции вычитания образуется отрицательное число, что свидетельствует о дроблении предшествующего временного интервала у его задней границы Т , то на выходе блока 8 вычитания, соединенном с его избыточным старшим разрядом, появляется сигнал ф 1, который, попадая на вход 33 блока 1 управления, возвращает его во второе состояние и повторяется уже описанный цикл операций, соответствующих второму и четвертому состояниям бло" ка 1 управления, причем этот цикл повторяется до тех пор, пока на выходе блока 8 вычитания не поянится положительное число.Если целая часть числа равна нулю (и = О), а дробная часть меные половины длительности бита (1 и),4 что свидетельствует о дроблении ко доной посылки, то блок 1 управления, получая соответствующую информацию по входам 31 и 32, возвращается но второе состояние и повторяется уже описанный цикл операций, соответст- .65 вующих второму, третьему и четвертому состояниям блока 1 управления, причем повторяется до тех пор, пока число, характеризующее длительность временногоинтервала (с учетом искажений), не сравняется с половиной длительности бита или не превысит ее.Если длительность обрабатываемого временного интервала больше длительности идеальной кодовой посылки или совпадает с ней, то целая часть числа больше нуля (и 1), а дробная меньше половины длительности битад 1(в2 ). В этом случае целая часть числа представляет собой выраженную в битах длительность истинного временного интервала (и= М). Блок управления, получая соответствующую информацию по входам 31 и 32, переходит, минуя пятое, в шестое состояние.Если длительность обрабатываемого временного интервала меньше длительности идеальной кодовой посылки, тодв Ъ, 2 . При этом старший разряд,регистра 11 дробной части числа содержит 111. Блок 1 управления, получая об этом информацию по входу 31, переходит в пятое состояние, и управляющий сигнал с выхода 34 поступает на вход коммутатора 14, через элемент 19 ИЛИ - на вход счетчика 10 и через элемент 20 ИЛИ - на управляющий вход сумматора 9 и на управляющий вход коммутатора 12.По этому сигналу с выхода регистра 11 дробной части числа через коммутатор 14 на вход сумматора 9 поступает код 1, хранившийся в старшем разряде регистра 11, в то время как на входе сумматора 9 находится код целой части и числа, отображающего длительность реального временного интервала, Сумматор 9 осуществляет операцию сложения и результат Б = и + 1, отображающий3длительность истйнного (неискаженного)временного интервала, заносится через коммутатор 12 в счетчик 10, после чего блок 1 управления осуществляет безусловный переход в шестое состояние.Блок 1 управления посылает сигнал с выхода 35 на вход коммутатора 14, через элемент 16 ИЛИ - на вход регистра 6 времени отсчета, и через элемент 20 ИЛИ - на вход коммутатора 12 и на вход сумматора 9. В результате этого иэ регистра 6 через коммутатор 14 на вход сумматора 9 поступает код времени Т отсчета, т.е. передней границы, для обрабатываемого временного интервала, тогда как на входе сумматора 9, соединенном с ныходом счетчика 10, находится код целого числа И отображающего истин= Т +Б , представляющий собой нача 4ло отс)чета для следующего времЕнногоинтервала, т.е. границу между временными интервалами, заносится в ре.гистр б времени отсчета.Далее блок 1 управления осуществляет безусловньй переход в седьмоесост 9 яние и через его выход 36 навход элемента 21 И поступает сигнал,разрешающий прохождение тактовых импульсов генератора 2 на счетный входсчетчика 10 и через вход блока 22 вывода информации - на сдвигающий входрегистра 23 и,вход счетчика 24. Каж-.дый з тактовых импульсов сдвигаетвлево на один разряд содержимое регистра 23 и при этом в его младшийразряд заносится бит, значение которого (0 ф или 1) соответствуетсостоянию канала, зафиксированному в, регистре 5.В то же время каждый тактовый импульс увеличивает на единицу содержимое счетчика 24, уменьшает на единицу содержимое счетчика 10.Как только содержимое счетчика 10станет равным нулю, блок 1 управлениявозвращается во второе состояние,после чего повторяется уже описан- ЗОный цикл операций со следующей группой данных, извлеченных по очередномуадресу из блока 4 памяти,Таким образом, число тактовых импульсов генератора 2, поступивших на 35вход блока 22 вывода информации, азначит и число бит, зарегистрированных в регистре 23 за один цикл, равно Н.Когда регистр 23 блока 22.вывода 40информации полностью загружается,счетчик 24 переполняется и на всехего выходах (обозначены одной линией) появляются 0 ф, в результатечего на выходе дешифратора 25 появляется сигнал, открывающий ключ 26,через который полученные в результате преобразования данные выводятсяиз устройства. формула изобретенияф Таким образом, предлагаемое. Устройство благодаря наличию новых узлов и связей обладает более высокой достоверностью по сравнению с известным. устройство для преобразования временных интервалов в двоичный код, Я) содержащее два коммутатора, генератор тактовых импульсов, выход которого подключен к первым входам блока управления и элемента И, выход которого соединен с первыми входами блока 65 вывода информации и вычитающего счетчика, выходы которого соединены спервой группой входов блока управления, первый выход которого соединен свходом регистра состояния канала, а.второй выход подключен к первым вхо-.дам первого коьелутатора и первогоэлемента ИЛИ, вторые входы которыхобъединены и подключены к третьемувыходу блока управления, четвертыйвыход которого соединен с вторым вхддом элемента И, выход первого элемента ИЛИ подключен к управляющемувходу сумматора, выходы регистра времени отсчета соединены с первой груп"пой входов первого коммутатора, выходы которого подключены к первойгруппе входов сумматора, выходы регистра значащих моментов подключенык первой группе входов блока вычитания, выход регистра адреса соединенс управляющим входом блока памяти,первая группа выходов которого соединена с группой входов регистра состояния канала, выходы которого подключены к группе входов блока вывода информации, о т л и ч а ю щ е е с ятем, что, с целью повышения достоверности преобразования, в него введеныкоммутатор, пять элементов ИЛИ и регистр дробной части,"причем выходырегистра времени отсчета подключенык первой группе входов второго коммутатора; вторая группа входов ко-,торого объединена с второй группойвходов первого коммутатора и подключена к выходам регистра дробной час ти и к второй группе входов блокауправления, второй вход которого соединен с выходом блока вычитання,группа выходов которого подключенак группе входов регистра дробной части и к первой группе входов третьегокоммутатора, вторая и третья группывходов которого подключены соответственно к выходам блока памяти исумматора, выходы третьего коммутатора соединены с группами входов регистра значащих моментов, регистравремени отсчета и вычитающего счетчика, второй вход которого соединенс выходом второго элемента ИЛИ, первый вход которого подключен к первымвходам второго коммутатора, третьего элемента ИЛИ и регистра дробнойчасти, а также к пятому выходу блокауправления, шестой выход которогосоединен с вторыми входами третьегоэлемента ИЛИ и второго коммутатора ис первым входом четвертого элементаИЛИ, второй вход которого соединен спервым выходом блока управления, ипервым входом пятого элемента ИЛИ,второй вход, которого подключен квторому входу регистра дробной части,седьмому выходу блока управления ипервому входу шестого элемента ИЛИ,второй вход которого соединен с вто 1198363812рым входом первого коммутатора, авыход подключен к входу регистра времени отсчета, выходы вычитающегосчетчика соединеныс второй группойвходов сумматора, выходы второгокоммутатора подключены к второй группе входов блока вычитания, вход которого соединен с выходом третьегоэлемента ИЛИ и. первым входом третьегоковеюутатора, второй вход которогоподключен к выходу пятого элементаИЛИ и входу регистра адреса, а третийвход соединен с выходом первого элемента ИЛИ, выход четвертого элементаИЛИ подключен к входу регистра значащих моментов. Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 646437, кл. Н 03 К 13/20, 1978.2. Авторское свидетельство СССР9 497725, кл. Н 03 К 13/20, 1970.3. Авторское свидетельство СССРпо заявке Р 3210569,клО 04 Р 10/04,18.06.81 (прототип).,983638 оставитель Л. ехред М,Коштур нева Корректор О. Бил Гунь 55 Тираж 427 ПВНИИПИ Государственного комитепо делам изобретений и откры 13035, Москва, Ж, Раущская наб писно СССР нлиал ППП фПатент, г, Ужгород, ул. Проектная,