Микропрограммное устройство управления

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советскиз(61) Дополнительное к авт. свид-ву(22) Заявлено 1401,81 (21) 3237286/18-24 1511 М. Кл. з О 06 Г 9/22 с присоединением заявки Нов(23) Приоритет -Государственный комитет СССР но делам изобретений н открытийОпубликовано 150982. Бюллетень Мо 34 Дата опубликования описания 15.09.82(72) Авторыизобретения Д.А. Тодуа, М.А. Абрамян, .Н.Н. Шабуров и А.К. Иманов овательский индств автоматиэо объединения н(54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИ 5 ие. быстограмТбилисский научно-иссл приборостроения и с Научно-производственн Изобретение относится к области вычислительной техники и может быть. использовано в ассоциативных процессорах, позволяющих осуществлять параллельную обработку больших массивов данных.Известно микропрограммное устрой-, ство управления, содержащее блок памяти, генератор тактовых импульсов, регистр адреса, регистр микро- команды, дешифратор, логические элементы 11.Недостатком устройства является то, что для анализа условий, определяющих направление переходов при выполнении микропрограмм, затрачивается большое количество разрядов микрокоманд. Кроме того, устройство отличается малым быстродействием и применение его в ассоциативных процессорах малоэффективно.Наиболее близким к предлагаемому является микропрограммное устройство управления,.содержащее блок памяти с дешнфратором, регистр адре са и регистр микрокоманд, блок формирования адреса и блок формирования адреса условного перехода, включаю-. щий в себя регистр признака уст- ройства, элемент ИЛИ и дешифратор 3 условий, входные шины адреса микро- команд и сигналов, анализируемых условий и выходную шину микрокоманд (21Недостатком устройства является низкое быстродействие, вызванное необходимостью прохождения адреса следующей микроиоманды через блок формирования адреса, регистр адреса, память микрокоманд и дешифратора микрокоманд, причем в регистр адреса запишется достоверный адрес лишь только после анализа условия перехода вдешифраторе условий. Таким образом" ,следующий такт вычислительного устройства должен быть начат после всех этих задержек.Цель изобретения - повышен родействия устройства микропр много управления.Цель достигается тем, что микропрограммное устройство управления, содержащее блок памяти микрокоманд, первый регистр управляющих команд, выходы разрядов адреса, кроме последнего, первой группы которого подключены к информационным входам первой группы первого коммутатора адреса соответственно., первый элемент ИЛИ, дополнительно содержит второй регистр управляющих команд,второй коммутатор адреса, второй элемент ИЛИ, блок памяти управляющих команд, триггер условного перехода, счетчик циклов, группу элементов НЕ и элемент И-НЕ, причем выход второго коммутатора соединен с адресным вхо дом блока памяти управляющи команд, выход которого соединен с информационными входами первого и второго регистров управляющих команд, к управляющим входам которых подключены 1 О первый и второй входы синхроимпуль.сов устройства ооответственно, выхоДы последних разрядов адреса первых групп первого и второго регистров управляющих команд подключены к первж входам первого и второго элементов ИЛИ соответственно, вторые входы которых соединены с выходом триггера условного перехода, информационный вход которого соединен с входом признака условного перехода устройства, а управляющий вход - с третьим входом синхроимпульсаустройства, выходы разрядов адреса, кроме последнего, первой группы второго регистра управляющих команд подключены к информационным входам второй, группы первого коммутатора соответственно первый и второй уп равляющие входы которого соединены с первым и вторым управляющими входами второго коммутатора и являются четвертым и пятым входами синхроимпульсов устройства соответственно, выход первого коьиутатора подкхвочеи к адресному входу блока памяти мик рокоманд, выход которого является информационным выходом устройства, а выход мяадшего разряда соединен со счетным входом счетчика циклов, информационный вход которого под О ключен к входу числа циклов устройства, а выход - к входам элемен-.тов НЕ группы, выходы которым соединены с входаьщ элемента И-НЕ выход которого подключен к уцравлявщему выходу устройства, выходы раз рядов адресов вторых групп первого и второго рехистров управляющих ко манд подключены к первому и второмуинформационным входам второго коммутатора, третий инФормациоиный вход которого подключен к входу адреса устройства, а третий управляющий вход - к входу пуска устройстфа.На чертеже представлена структур-ная схема микропрограммного устройства управления.Устройство содержит блок 1 памяти управляющих команд, регистры 2, 3 управляющих команд разрядности 9 (К + п,блок 4 Формирования адреса условного перехода, содержащий элементы ИЛИ 5, б и тРиггер .7 условйого перехода, коммутатор 8 адреса, содержащий две группы элементов И 9, 65 10 н группу элементов ИЛИ-НЕ 11, коммутатор 12 адреса, содержащий три группы элементов И 13, 14, 15 н группу элементов ИЛИ-НЕ 16, блок 17 памяти микрокоманд, группу элементов, блок 18 подсчета числа циклов, счетчик 19 циклон, группу элементов НЕ 20, элемент И-НЕ 21, вход 22 адреса устройства, вход 23 признака условного перехода, вход 24 числа циклов, информационный выход 25 устройства, управляющий выход 2 б устройства, вход 27 пуска устройства, входы 28 - 32 синхроимпульсов устройства.Фуйкционирование устройства происходит следующим образом.ИнФормация. записываемая в тот или иной регистр 2, 3 управляющих команд, состоит из двух частей. Первая К-разрядная часть регистров представляет собой адрес соответствующей микрокоманды а блоке 17 памяти микрокоманд, Вторая и-разрядная часть регистров представляет собой адрес следующей управляющей команды, Причем, в блоке 1 памяти управляющих команд адрес следующей управляющей команды записан в инверсном коде, но после прохождения коммутатора 12 он инвертируется и уже в пря мом коде поступает на адресные входы блока 1 памяти управляющих команд. Для .выполнения той или иной команды в блоке 1 в соответствии с адресом - командой, поступающей .по входу 22, выбирается определенный список управляющих команд (адресов), Этому списку управляющих команд поставлен в соответствие определенный набор микрокоманд в блоке 17, необходимой для выполнения конкретной команды либо над двумя одноименными разрядными слайсами двух массивов либо над одним разрядным слайсом одного массива. Причем, во второй и-разрядной части последней управляющей команды любого спнска управляющих команд указан адрес первой управляющей команды данного списка.Подобная организация списков управляющих команд позволяет использовать каждый из них столько раз, сколько разрядных слайсов содержит обрабатываемые массивы. Команда о выполнении той или иной операции ( сложение, вычитание, поиск и т.д.7 поступает в виде адреса памяти управляющих команд по входу 22 одновременно с подачей синхросигнала по входу 27. Одновременно этот сигнал поступает в блок Формирования импульсов не показан ) и разрешает появление синхросигналов на входах 30, 31, которые разнесены во времени. Выбранная из блока 1 информация подводится одновременно к двум регистрам 2, 3 управляющих команд, но она запишется в тот регистр, на сннхронизнрующий входкоторого первым поступит импульсзаписи по входам 30, либо 31, Длительность сннхроимпульса по входу 27 выдержана, таким образом,чтобы осуществить запись в один иэрегистров 2, 3 управляющих команд.Появление синхроимпульса по входу 30и 31 разрешает появление сннхросигналов соответственно на входах 29нли 28. Допустим, что первым пришел импульс записи по входу 30 синхросиг налов, который разрешил запись первой выбранной управляющей команды в регистр 3 управляющих команд,и-разрядная информация об адресе сле-: дующей управляющей команды со вто-. рой части этого регистра поступает на соответствующие входы коммутатора 12Сигнал записи на входе 30 Формирует синхроснгнал на входе 29, который разрешает прохождение и-разрядной инФормации через коммутатор 12 к адресным входам блока 1. После:чего осуществляется выбор следующейуправляющей команды с целью записиее в регистр 2 управляющих команд. Одновременно этот синхросигнал на входе 29 разрешает прохождение ком К-разрядной информации первой части регистра 3 управлявших команд через коммутатор 8 к адресным входамблока 17. После чего на выходе 25 появится соответствующая микрокоманда. С этого момента в соответствии с так.товым импульсом начинается выполнение данной микрокоманды в ассоциа" тивном процессоре. Одновременно этот тактовый сигнал по входу 32 поступает на синхронизирукций вход триггера 7. Длительность тактового импульса обусловлена временем випол-. нения наиболее длительной микрокоман-, ды в ассоциативном процессоре и не превышает 150-200 нс. К моменту окончания выполнения текущей микрокомаиды, а следовательно, и окончания тактового импульса осуществляется запись управлякщей команды в регистр 2 по сигналу записи по входу 31, который, в свою очередь, Формирует синхросигнал на входе 28. Теперь уже этот синхросигнал разрешает прохождение и -разрядной информации ре. вистра 2 через кояутатор 12 к адресным входам блока 1, а также К-разрядной информации через коммутатор 8к адресным входам блока 17,и.т.д. Появление одного синхросигнала на входе 28 и окончание другого на входе 29, а также появление одногосинхросигнала на входе 29 и окончание другого на входе 28 совпадает по времени с окончанием импульса на входе 32. Отрицательным Фронтом импульса,приходящего по входу 32, триг 7 ер 7взводится в единичное.или нулевоесостояние в зависимости от того,какой уровень приходит по входу 23,Для тех команд, которые требуютусловный переход, этот уровень формируется после окончания выполнения мнкрокоманды в ассоциативномпроцессоре. По входу 23 приходит10 единичный сигнал только в том случае, если необходимо совершить условный переход. условный переход отодной мнкрокоманды к другой осуществляется изменением содержимого15 младшего К-го разряда первой частирегистров 2, 3. Это изменение осуществляется с помощью элементов ИЛИ5 или 6. В младшем К-ом разрядеадреса микрокоманды, который может.2 О быть. изменен, записано нулевое значение. Это значение может быть изменено в случае, если стриггера 7придет признак условного перехода,соответствующий уровню, логической25 единицы. Следовательно, на адресныевходы блока 17 поступит адрес, отличный на единицу от адреса, который записан в первой К-разряднойчасти регистров 2 или 3,ЗО; После вЬщачи набора микрокоманднз блока 17 необходимого для обра-.:ботки одного разрядного слайса массива или двух одноименных разрядных слайсов двух массивов, с млад 35 щего разряда последней микрокомандыданного набора микрокоманд поступа-.ет сигнал на счетный вход счетчика 19. Этот сигнал осуществляетуменьшение содержимого счетчика 1949 на единицу. Информация о количестве циклов, необходиьвх для выполнения операции над массивамн данных,равна разрядности массивов и заносится в счетчик 19 перед началом вы 4.полнения операции по входу 24, Занесение этой информации,совпадаетво времени с подачей сигнала запуска по входу 27. Выходы счетчика19 через Группу элементов НЕ 20у подключены ко входам элемента И-НЕ 21,Когда содержимое счетчика 19 полностьюобнулитея, на всех входахэлемента И-НЕ 21 присутствуют уровни логической единицы. Это выэыва 55 ет появление сигнала логическогонуля на выходе 26, который запрещает появление синхросигналов на входах 27-32.и означает конец выполнения команды. Таким образом, работамикропрограммного устройства управления начинается с поступления сигнала запуска по входу 27, которыйразрешает последовательную выдачу изблока Формирования импульсов синхросигналов 31, 28, 32, 30, 29 н окан 45 чивается выдачей сигнала в блок Форверования импульсов по выходу 26, который запрещает прохождение синхросигналов на укаэанных шинах до появления очередного сигнала запуска; по входу 27. Присутствие в предлагаемом устройстве двух блоков 1, 17 обусловлено тем, что одна и та же ьекрокоманда может использоваться для выполнения разных команд. Поэтому в блоке 17 записаны,все разнообразные неповторяющиеся микрокоманды, а.в блоке 1 в разных спискахуправляющих команд адрес одной и той же микрокоманды может повторяться.Учитывая то, что поле микрокоманд достигает 40 бит и более, такое разбиение памяти позволило значительно сократить объем памяти, так как в противном случае в одной памяти фигурировал бы большой набор повторямщнхся микрокоманд.Формула изобретенияМикропрограммное устройство управ .ления, содержащее блок памяти микро- команд, первый регистр управляющих команд, выходы разрядов адреса, кроме последнего, первой группы которо. го"подключены к информационным вхо-., дам первой группы первого коммутато". ра адреса соответственно, первый элемент ИЛИ, о т л и ч а ю щ е е с я. тем, что, с целью повышения быстродействия, оно содержит второй регистр управляющих команд, второй коммутатор адреса, второй элемент ИЛИ, блоК памяти управляющих команд, триггер условного перехода, счетчик циклов, группу элементов НЕ и элемент И-НЕ,.причем выход второго коммутатора соединен с адресным входом блока памяти управляющих команд, выход которого соединен с информационными входами первого и второго регистров управляющих команд, к уп-: равляющим входам которых подключены второй и первый входы синхроимпульсов устройства соответственно, выходы последних разрядов адреса первых групп первого и второго регистров управляющих команд подключены к первым входам первого и второго элементов ИЛИ соответственно, вторые входы которых соединены с выходом триггера условного перехода, информационный вход которого соединен с входом признака условного перехода устройства, а управляющий вхад - 10 с третьим входом синхроимпульса.устройства, выходы разрядов адреса, кроме последнего, первой группы второго регистра управляющих команд подключены к информационным входам 15 второй группы первого коммутаторасоответственно, первый и второй управляющие входы которого соединены с первым и вторым управляющими входами второго коммутатора и являются четвертью и пятым входами сннхроимпульсов устройства соответственно, выход первого коммутатора подключен к адресному входу. блока памяти мнкрокоманд выход которого является информацйонным выходом устройства, а выход младшего разряда соединен со счетным входом счетчика циклов, информационный вход которого подключен к входу числа циклов устройЗ 0 ства, а выход - к входам элементов ЙЕ группы, выходы которых соеди-, нены с входамй элемента И-НЕ, выход которого подключен к управляющему выходу устройства, выходы разрядов адресов вторых групп первого З и второго регистров управляющих команд подключены к первому и второму информационным входам второго коммутатора, третий информационный вход котррого подключен к входу адреса фО устройства, а третий управляющийвход - к входу пуска устройства,Источники информации,принятые во внимание при экспертизе 1, Хасоон С. Микропрограммное управление, М , фМир", 1974,2. Авторское свидетельство СССР Р 746517, кл. 0 06 Р 9/22,1978 (прототип).959078 Составитель А, ЛогТехред З.палий ваКорре ор А. Гриценко Шдактор О. Колесник дписное За лиал ППП "Патент"., г, Ужгород, ул. Проектная,7018/бб ВНИИП по 113035, Тираж 731ГосударсТвенного комиелам изобретений и отсква, Ж, Раушская та СССРытийб., д.