Устройство для решения двумерных задач математической физики

"мЯ РЕТЕ Я Тео- . й. И рельр. 37 - . ВУ- ФИГОСУДАРСТВЕННОЕ ПАТЕНТНОЕВЕДОМСТВО СССР(56) Математическое моделирование.рия и методы гибридных вычислениВсесоюзное совещание, Таллинн,ап1973, рефераты докладов, М.: 1973, ст40),Авторское свидетельство СССРР 1. 610116, кл. О 06 Е 15/32, 1975.(54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯМЕРНЫХ ЗАДАЧ МАТЕМАТИЧЕСКОЙЗИКИ(57) Изобретение относится к области вычислительной техники и может быть использовано при построении специализированных и Изобретение относится к области вычислительной техники и может быть использовано при построении специализированных и проблемнб-ориентированных процессоров для решения дифференциальных уравнений в частных производных эллиптического типа,Цель изобретения - сокращение аппаратурных затрат за счет увеличения шага дискретизации при заданной точности вычислений.Блок-схема предлагаемого устройства представлена на фиг, 1 и содержит рхр блоков 1 суммирования (р = 1/Ь, где Ь - шаг дискретизации), блок 2 ввода, блок 3 вывопроблемно-ориентированных процессоров для решения дифференциальных уравнений в частных производных эллиптического типа. Цель изобретения - сокращение аппаратурных затрат за счет увеличения шага дискретизации при заданной точности вычислений, Устройство содержит матрицу блоков суммирования, блок анализа результатов вычислений, блок ввода, блок вывода, блок управления, два регистра адреса, причем блок суммирования содержит многовходовый сумматор, блок умножения, регистр сдвига, элемент И, элемент задержки и группу элементов И. Предназначено для решения двумерных задач математической физики, отличается от известных высоким быстродействием и точностью решения и позволяет сократить количество узлов цифровой сетки, 2 ил. а, регистры 4 и 5 адреса, блок 6 анализа езультатов вычислений и блок 7 управлеия. Первый выхо , )-го блока суммирования 1( =2, р,=2. р) соединен с первыми входал)и (1-1,-го, (+1 -го, (Ц)-го и (,)+1)-го блоков суммирования 1, первые входы (1,- ых, (р,Я-ых, где ) = 1,р, и (,1)-ых, (,р)-ых, где=2 - р, блоков суммирования 1 соединены с первым выходом блока ввода 2, выходы результатов вычислений блоков суммирования через шины соединены с первыми входами блока вывода 3 и блока анализа результатов вычислений 6, первые и вторые управляющие входы блоков суммированияс 1 еди 118 ны соответственно с выходами первого 4 и Второго 5 регистров адреса, 1,ь 1 ходы блока управления 7 с первого по СЕЛЬМОЙ ПигКЛ 1 ОЧЕНЫ СООтВЕтСтВЕННО К гре и. ему, чгп вертому управляющим входам блоков суммирования 1, к управляющим входам блоков ввода 2, вывода 3, анализа результатов вычислений б и первого 4, второго 5 регистров адреса, Вь 1 ход блока анализа результатоо вычислений б соединен с входом сстз 11 ова бг 1 ока управления 7, второй выходГо блока суммирования 1 сое 1 инн с Ото)ьми входами 1"1, -1)-ГО (+1,1-ГО, 1,Г 1, -1)-го и (-1, 1+1)-го блоков сум 1 иировз 1 ия 1, третьи входы блоков суммированиясоединены с вторь 1 м выходом блока. ,1 .Ьлок управления 7 им 88 т типоВую структуру нз базе генератора импульсов, элементов И и элементов задеЗкки, Он об печивзет выдачу последовательности управляю.цих си 1 налов на,входы блока 2 ввода для обеспечения Ввода В блоки 1 суммирова 11 ия кодов правых 1,;1 В 1818 НИ 8 П 1 с 1 К 1 ОВ;ТРОТЬИ И ЧетвеРТЫ 8 УПЭЗВЛЯ 1 О 1 ЦИ 8 ВХОДЫ блокглсуммировз;1 и. в течение соответстпон,О (и) и п тактов;1 д Ол г"Гистпо 11 4 и 5 адреса для3.:Ьорл Одно О и/1 и неско 11 ьких (В зависимо , т,1 01 Оезлизя 31,;010 злГОритмз провсрки на о".:8,1 чз 1 ие итерационного процесса) блоков 1 су 11 м;1 оооа.:1 ия и считывания из них результзто 11 для выдзч 1 л в блок б анализа результатов или блок 3 вь 1 водз;нз вход блока б анализа результатов для сравнения результатов вычислений на двух 11 ОСЛ 8 ДОВЗТЕЛЬНЫХ ИТ 8 РЗЦИЯХ ДЛЯ ОДНОГО 11 ЛИ 118 СКОЛЬКИХ УЗЛОВ;1 Га упЗзвля 1 ощий вход блока 3 вывода для Выдз 1 и результата решения,-з фиг, 2 представлена схема блока 1 ; гммировз 11 ия, Он содеглкит сумматор 7, ум 11 ожитель 8, регистр сдв 1.гз 9, элемент И 10, элемент задерки 11, группу 12 элементов 11. упозвляющие входы 13 - 16, Входы 117 - 19, выходы 20, 21 и выход результатов вычисле 1 ий 22 бг 1 ока 1,Первый 7 и второй 18 входы блока 1 сумм 11 ровзния соединены соответственно с ервы 1 И и вторым входами сумматора 7, выход которого соединен с первь 1 м входом ум: ожителя 8, ВтороЙ вход и выход которого Оеди 11 ены соответственно с третьим 19 ; Годом блика 1 Суммирования и последова; ег 1 ь н ы м входом регистра сдвига 9, последоззтеп 1,нь:й Выход которого соединен с н:рвы 1,1 Входом эле 1,"ента И 10, выход кото,:.1 го соеди 1 гон 1 ерез элемент задержки 11 С пзрвым вьходом 20 1 элока суммирования 15 10 и непосредственно с вторым выходом 21 блока суммирования 1, параллельный выход регистра сдвига 9 соединен с первыми входами элементов И группы 12, вторые входыкоторых соединены с первым 13 и вторым 14 управляющими входами блока суммирования 1, а выходы - с выходом 22 результатов вычислений блока суммирования 1, третий 15 и четвертый 16 управляющие входы которого соединены соответственно с управляющим входом регистра сдвига 9 и вторым входом элемента И 10,Предлагаемое устройство работает следующим образом. 15 Под воздействием сигналов с выходаблока 7 управления, блок 2 ввода выдает впоследовательном коде, начиная с младшего разряда, значения кодов граничных условий на первые входы 17 внешних (1,-ых,20 (р,-ых, где ) = 1,р и ,1)-ых, (,р)-ых, где=2-р) блоков 1 суммирования и кодов правых частей (для уравнения Пуассона) на первые входы 17 всех блоков 1 суммирования,на другие шины первых входов 17 внутренних ,)-Ых, где 1 = 2, р,) = 2, р) блоков 1суммирования поступает последовательный код с четырех соседних слева и справаблоков 1 суммирования, На вторые входы 18(Ц)-ых, где= 2, р, ) = 2, р, блоков 130 суммирования поступает последовательный код с вторых вь 1 ходов четырех соседнихпо диагонали слева -1, )+1) и справа (+1,)-1), сверху (+1, )-1-1) и снизу (-1, )-) блоков 1суммирования,35 На первый 17 вход блока 1 суммирования подается последовательный код четырех Для уравнения ГЗпласа) или пяти Дляуравнения Пуассона) чисел младшими разрядами вперед, На второй 18 вход блока 140 суммлрования подается последовательныйкод четырех чисел младшими разрядамивперед, Каждый очередной разряд этих чисел поступает на входы сумматора 7, на выходе которого формируется результат45 суммирования, Переносы в следующие разряды запоминаются на соответствующихэлементах памяти Не показаны) сумматора7 и используются в следующих тактах присуммировании следующих (+1 и т,д.) разря 50 дов чисел. При решении уравнения Пуассона на один их первый 17 вход подаетсяпоследовательный код значения - 1,5 П Е 11,2где Р 1 - значение правой части уравнения,Кроме того, на первый 17 вход подаются55 синхронно с разрядами правой части) разряды значений Оц+1, Оц, О 1+ц О 1-1, с первого 20 выхода блока 1 суммированиясоседних узлов по столбцу и строке (, цифровой модели-сетки, На второй 18 вход подаются разряды значений Он 1, 1+1, О+1, 1.1, 1833891О 2-1, + Оь 1, -1 (сдвинутые на два разряда вправо, т.е, уменьшенные в 4 раза, за счет действия элемента 11 задержки относительно чисел, подаваемых на первый 17 вход) со вторых 21 выходов блока 1 суммирования соседних узлов по диагоналям ( +1, / + 1) цифровой сетки.Для оперативного ввода значения - 1,5 Ь Р во всех узлах цифровой сетки и повышения быстродействия это значение может 10 быть предварительно занесено параллельным кодом на предусмотренный для этой цели регистр, на выходе которого под воздействием управляющих сигналов формируется последовательный код значения - 15 1,5 Ь Г на каждой итерации решения.гРезультат суммирования каждого разряда чисел, полученный на выходе сумматора 7, умножается с помощью умножителя 8 на коэффициент 0,2, подаваемый на третий 20 19 вход блока 1 суммирования, и заносится в регистр срига 9. Код значения искомой функции О на предыдущей К-ой итерации, содержащийся в регистре сдвига 9, 25 сдвигается на каждом такте под управлением сигнала, поступающего на третий 15 управляющий вход блока 1 суммирования и выдается на первый 20 выход через элемент 11 задержки и на второй 21 выход непосредственно, пройдя предварительно через элемент И 10, который открывается сигналом, поступающим на четвертый 16 управляющий вход в течение всех и тактов (где и - разрядность чисел), После прохождения 35 тактов элемент И 10 закрывается и в последующих двух тактах в узле осуществляется обработка двух старших разрядов чисел, поступающих с первых 20 выходов блока 1 суммирования соседних узлов за счет их 40 прохождения в течение двух тактов через элемент задержки 11. В течение (и+2) тактов в регистре сдвига 9 формируется код нового приближенного значения искомого решения: 45О ( ) =0,2(О (,)1-1 +О ,)-1 ++ О 1,+1 +О ( - )1, - 1 )55 что и требуется для реализации зависимости2+,) И К .Ц ,-; +И 1) + ") которая обеспечивает аппроксимацию дифференциального оператора Лапласа для двумерного уравнения с погрешностью до 4Последующие итерации осуществляются аналогично и, когда решение получено, при сравнении результатов на двух последующих итерациях в блоке 6 анализа результатов, на первый 13 и второй 14 управляющие входы блока 1 суммирования с выходов регистров адреса 4, 5 поступает сигнал, который открывает группу 12 элементов И, через которую результат решения выдается из регистра сдвига 9 на выход 22 результатов вычислений блока 1 суммирования р далее через шину на вход блока 3 вывода.По сравнению с прототипом, в предлагаемом устройстве обеспечивается более высокая точность решения, поскольку погрешность аппроксимации дифференциального оператора в нем определяется четвертым порядком степени шага дискретизации (Ь ), а в прототипе - вторым поряд 4ком (Ь ). Поскольку при реализации устройства цифровой сетки для решения двумерного уравнения Лапласа или Пуассона необходимое количество узлов равно 1 й, то данное предложение позволяет со 2кратить аппаратурные затраты сетки за счет существенного уменьшения количества узлов, поскольку шаг дискретизации (Ь) для заданной точности решения может быть значительно увеличен по сравнению с вариантом прототипа. Так, например, если требуется получить решение с точностью д = =10, то шаг Ь для предлагаемого узла равен 0,.1, а для прототипа - 0,01, Тогда цифровая сетка должна содержать для предлагаемого устройства 100 узлов или 10 узлов - прото 4типа. Это обусловлентем, что.точность решения в предлагаемом устройстве в (1/Ь ) раз выше точности прототипа. Кроме того, существенно сокращается количество итераций для достижения решения, поскольку количество итераций пропорционально квадрату числа узлов, т.е, повышается быстродействие устройства в п раз,Формула изобретения Устройство для решения двумерных задач математической физики, содержащее рхр блоков суммирования р = 1 й, где Ь - шаг дискретизации), два регистра адреса, блок управления, блок ввода, блок вывода и. блок анализа результатов вычислений, причем первый выход -, -го блока суммирования(=2, р;) =2, р)соединен с первыми входами ( - 1, Д.го, (+1,го, , )-1)-го и (, 1833891)+1)-го блоков суммирования, первые входы (Ц)-х, (р,Д-х (где) -1, р) и (1, 1)-х, (, р)-х(где- 1 - р) блоков суммирования соединены с первым выходом блока ввода, выходы результатов вычислений блоков суммирования через шины соединены с первыми входами блока вывода и блока анализа результатов вычислений, первые и вторые управляющие входы блоков суммирования соединены соответственно с выходами первого и второго регистров адреса, выходы блока управления с первого по седьмой подключены соответственно к третьему, четвертому управляющим входам блоков суммирования, к управляющим входам блоков ввода, вывода, анализа результатов вычислений и первого, второго регистров адреса, выход блока. анализа результатов вычислений соединЕн с входом останова блока управления, о т л и ч а ю щ е е с я тем, что, с целью сокращения аппаратурных затрат за счет увеличения шага дискретизации при заданной точности вычислений, второй выход, )-го блока суммирования соединен с вторыми входами (И, )-го, (+1,- го, (1+1)-го и (, )+1)-го блоков суммирования, третьи входы блоков суммирования соединены с вторым выходом блока ввода, причем К Р-й блок суммирования ( = С= 1 - р) содержит сумматор, умножитель, регистр сдвига, элемент И, элемент задержки и груп пу элементов И, при этом первый и второйвходы блока суммирования соединены соответственно с первым и вторым входами сумматора, выход которого соединен с первым входом умножителя, второй вход 10 и выход которого соединены соответственно с третьим входом блока суммирования и послЕдовательным входом регистра сдвига, последовательный выход которого соединен с первым входом элемента И, выход 15 которого соединен через элемент задержкис первым выходом блока суммирования и непосредственно с вторым выходом блока суммирования, параллельный выход регистра сдвига соединен с первыми входами эле ментов И группы, вторые входы которыхсбединены с первым и вторым управляющими входами блока суммирования, а выходы - с выходом блока суммирования, третий и четвертый управляющие входы которого соеди нены соответственно с управляющим входомрегистра сдвига и вторым входом элемента И,1833891 диод Редактор рректо ь Т СССР Лроизеодстеенно-издателнский комбинат "Патент", г. Ужго л,Гагарина, 101 Заказ 2688 ВНИИПИ Го выходы16 Составитель Л.КозлоТехред М.Моргентал Тираж Подписноетвенного комитета по изобретениям и открытиям 113035, Москва, Ж, Раушская наб., 4/5