Устройство для контроля и диагностики логических узлов

(1 М Кп 3 С 06.Е 11/16 Государственный комитет СССР по делам изобретений и открытий(7 ) За яв ит ел ВМ, а также и м ооожанию к вычислиыть испольгностики Изобретен тельной техн зовано для к логических у Известные относит ке и может нтроля и д лов.стройстна лов постр логйке и и рки логич а элемент гаемому ностнки проверки ые наазначенузлов, й дл ое логических уопределеннойные для провпостроенных еских ах то ики о для проверки ое на интеграли предназнаогическихтах ЕСЛ л но устройст М, построен х ЕСЛ логик я проверки ых на элеме узлов,огиройство не позволя оверку блоков ЭВМ, гических элементах ример на ТТЛ схество внешних устагнитных лент и управления ими остроенные на элеДля проверки ТЭЗ также блоков ЭВМ, ементах ТТЛ логи- комплект приборов уального обслужива ьно снижает ремонт 3 Известблоков ЭВных схемаченное длпостроеннки 113.Однако это устет осуществить прпостроенных на лодругой серии, напмах, хотя большинройств, дисков, мт,д. и устройствасодержат схемы, иментах ТТЛ логикиэтих устройств, апостроенных на элки, используетсяи стендов индивидния, что значител ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено 25. 04. 80 (21) 2916948/18-24с присоединением заявки Мо(54) УСТРОЯСТВО ДЛЯ КОНТРОЛЯ И ДИАГНОСЛОГИЧЕСКИХ УЗЛОВ пригодность Э риводитк значительно у уд их стоимости,Наиболее близким к предлаявляется устройство для диагблоков ЭВМ 23 .Известное устройство содержит на.копитель тестов входной регистр,регистр тестов, блок преобразователей параллельного кода в последовательный, блок управления, блок сравнения, а также регистр результатаи буферный блок памяти. Причем выход накопителя тестов соединен совходами входного регистра и блокауправления, выходы которого соединены с управляющими входами входного регистра, регистра тестов,блока преобразователей параллельного кода в последовательный, блокасравнения, регистра результата иблока буферной памяти. Здесь информация о состоянии выходов регистратестов через преобразователь параллельного кода в последовательныйпоступает на блок для сравнения данных с эталонными, результат сравнения накапливается в регистре результата и через регистр обмена записывается в буферный блок памяти.ней, выходы которого соединены свходами формирователя уровня сигнала, выходы которого соединеныс входами второго проверяемого узла, установочный вход регистра тестов соединен с выходом блока установки регистра тестов, вход которого является входом устройства.На фиг.1 изображена блок-схемапредлагаемого устройства; на фиг,Лфункциональная схема для установкии опроса одного вывода диагностируемого блока; на фиг.З - схема блокауправления,Устройство(фиг.1) содержит накопитель 1 тестов, входной регистр Л,блок 3 управления, регистр 4 тестов,блок 5 преобразования параллельногокода в последовательный, блок 6сравнения, регистр 7 результата,блок 8 буферной памяти, диагностируемый блок 9 на ЭСЛ схемах, блок 10преобразования уровней ЭСЛ-ТТЛ,формирователь 11 уровня сигнала,блок 1 Л преобразования уровней, блок13 установки регистра тестов, диагностируемый блок 14 на ТТЛ схемах,вход 15 устройства,Устройство (фиг.Л) содержит элемент И 16, элемент И-НЕ 17, триггер18, первый преобразователь 19 уровней ЭСЛ-ТТЛ, логический элемент ЛОс открытым коллектором, второй преобразователь Л 1 уровней ТТЛ-ЭСЛ, выводы проверяемых элементов соответственно ЭСЛ, ТТЛ логики ЛЛ и ЛЗ,Схема блока 3 управления содержит вход Л 4 блока управления, инвертор Л 5, дешифратор Лб, выходы Л 7 зл.Выходы Л 7-3 Л блока управления соединены соответственно с управляющими входами регистра 4 тестов, блока 5 преобразователя, блока 6 сравнения, регистра 7 результата, блока 8буферной памяти и входного регистра л.При установке диагностируемогоблока в соответствующий разъем устройства и запуска данные из накопителя 1 тестов поступают на вход Л 4блока 3 управления и на вход входного регистра ЛЕсли информация,поступившая изнакопителя тестов в блок 3 управления, содержит 1 в бите 07, этоозначает, что иэ накопителя тестовпоступила управляющая информация,Единица в бите 7 поступившей информации разрешает выполнение операцийуправления,активизируя один из выходов дешифратора Лб. Поставленная цель достигается тем,что в устройство для контроля и диагностики узлов, содержащее накопитель тестов, блок управления,входной регистр, регистр тестов,блок преобразования параллельногокода в последовательный, блок сравнения, регистр результата, блок буферной памяти, причем выходы накопителя тестов соединены с входамиблока управления и с информационными входами входного регистра, выходы которого соединены с инфорйаци 25онными входами регистра тестов и спервой группой информационных входов блока сравнения, вторая группа.информационных входов которого соединена с выходами блока преобразования параллельного кода в последовательный, информационные входыкоторого соединены.с выходами первого проверяемого узла, входы которого соединены с выходами регистра тестов, выходы блока сравнениясоединены с входами регистра результата, выходы которого соединеныс входами блока буферной памяти, управляющий вход которого соединен с 40первым выходом блока управления,второй выход которого соединен с управляющим входом регистра результата, третий выход блока управлениясоединен с управляющим входом блока 45сравнения, четвертый выход блокауправления соединен с управляющимвходом блока преобразования параллельного кода в последовательный,пятый выход блока управления соединен с управляющим входом регистра тестов, шестой выход блока управления соединен с управляющим входомвходного регистра, введен первыйблок преобразования уровней, второйблок преобразования уровней, фор 55мирователь уровня сигнала, блок устанАки регистра тестов, причем информационные входы блока преобразования параллельного кода в последовательный соединены с. выходами второго блока преобразования уровней,входы которого соединены с выходамивторого проверяемого узла, выходырегистра тестов соединены с входамипервого блока преобразования уров 50 Однако комплектование ЭВМ различными автоматическими стендами для индивидуального обслуживания блоков ЭВМ, построенных на логических элементах различной серии, приводит к значительному увеличению времени5 локализации неисправностей и восстановлению диагностируемых блоков.Цель изобретения - расширение функциональных воэможностей за счет обеспечения проверки логических уз лов, выполненных как на ЕСЛ элементах, так и на ТТЛ элементах. Если информация, поступившая в блок 3 управления, содержит 0 в бите 07, это означает, что информация представляет собой тестовый набор. В этом случае на выходе ЗЛинвертора 25 блока 3 управления имеет место сигнал, разрешающий прием .тестовой информации во входной регистр 2, Информация из входного регистра 2 поступает в требуемые биты регистра 4 тестов под управлением выходов 27 блока 3 управ. ления, Каждый выход 27 блока 3 обеспечивает прием информации из входного регистра 2 в соответствующую группу битов регистра 4 тестов.При работе устройство выполняет начальную установку регистра тестов в единицу; автоматическую установку регистра тестов для подачивходных последовательностей тесто вых наборов на проверяемый блок согласно программе тестирования блока; опрос выходов проверяемого блока; сравнение полученных данных с эталоном; накопление результата, полу ченного на множестве тестов в буферном блоке памяти; определение неисправных интегральных схем по справочнику в соответствии с полученным кодом; переход к следующему циклу диагностики, т.е. подтверждение правильности локализации неисправ. ности путем останова процесса диагностики на первом тесте, обнаруживающем неисправность, и уточнение локализации с помощью специального индикаторного щупа и справочника эталонных значений в схеме проверя. емого блока.В устройстве имеется два специальных разъема: первый для установки диагностируемого блока, построенного на ЭСЛ схемах, второй - для блокана ТТЛ схемах. С монтажной стбронык каждому сигнальному контакту первого разъема подведен выход соответ ствующего разряда регистра 4, а к каждому сигнальному контакту второго разъема подведен выход соответствующего разряда схемы 19 (к свободным контактам и контактам питания выходы регистра и выходы схемы 19 не подводятся). Вход 15 устройства(фиг.2) подключен к одному объединенному (с двух разъемов) контакту нулевого потенциала (земля), 50До установки проверяемого блокав соответствующий ему разъем устройства вход 15 находится в разомкнутом состоянии и логический ноль с выхода элемента И 17 поступает на вход Я каждого разряда триггеров регистра 4 тестов, При установке триггеров в единичное состояние, выход каждого разряда регистра 4 охвачен обратной связью через блок преобразования 60 уровней ЭСЛ-ТТЛ, блок логических элементов с открытыми коллекторами и блок преобразования уровней ТТЛЭСЛ, в месте объединения сигналов образуется монтажное И. Для одного 65 вывода диагностируемого блока указанная обратная связь образуетсяна выходе триггера 18 через элементы 19-21 (фиг.2),При установке проверяемого блокав соответствующий ему разъем устрой.ства нулевой потенциал поступает навход 15 устройства,.на выходе элемента И 1 б формируется уровень логического 0 и с выхода элемента И 17 логическая 1 поступаетна вход Я триггеров регистра 4,обеспечив тем самым работу регистра4 через синхронизируемый вход 0(фиг,2).Начальная установка регистра 4в единицу перед началом тестирования необходима для того, чтобыобеспечить защиту проверяемых логических ТТЛ схем от протекания не .допустимых по величине токов черезних при открытом транзисторе 20(фиг.2).При установке диагностируемогоблока в соответствующий разъемустройства и запуска данные из накопителя 1 тестов через входнойрегистр 2 поступают в регистр 4 тестов, если информация представляетсобой тестовый набор или в блок 3управления, если информация управляющая, в результате на входе диагностируемого блока 14 черезблок 10 в блоке 11 устанавливаетсянеобходимая тестовая последовательностьОпрос выходов регистра 4 тестов осуществляется с помощью блока 5 преобразования параллельного кода в последовательный через блок 12Информация с выхода блока 5, сравниваясь с эталонной информацией в блоке б сравнения, поступает в регистр 7 результата и передается в блок 8 буферной памяти для хранения.Регистр 7 результата работает в двух режимах: сдвигателя и счетчика.В режиме сдвигателя результат сравнения по управляющему сигналу, поступающему из блока 3, сдвигается вправо. После заполнения регистра 7 из блока управления 3 поступает сигнал записи задержимого регистра 7 в буферную память, как составная часть кода неисправности. Этот процесс продолжается до тех пор, пока не закончится формирование полного вектора неисправности. После формирования и записи в буферный блок 8 полного вектора неисправности происходит ос"ганов устройства. По окончании проверки код неисправности считывается из буферного блока 8 и по диагностическому справочнику определяются неисправные интегральные схемы.В другом режиме регистр 7 работает при проверке результатон автоматической диагностики. Этот режим позволяет остановить процесс диагностики на пе)вом тесте, обнаружившем неисправность, и с помощью щупа псдтвердить правильность локализации неисправности. Для этого режима производится повторный пуск устрой- ства и начинается считывание количества тестовых последовательнсстей до останова устройства. Номер теста определяет входной набор и эталонную информацию н диагностируемом блоке, приведенную в справсчнике.Благодаря возможности быстрой локализации неисправностей внутри диагностируемого блока с точностью .до интегральной схемы предлагаемое устройство обеспечивает более высокую производительность при диагностике логических узлов.формула из обретенк яустройство для контроля и диагностики логических узлов, содержащее накопитель тестов, блок управления, входной регистр, регистр тестов, блок преобразования параллельного кода в последовательный, блок сравнения, регистр результата, блок буферной памяти, причем выходы накопителя тестов соединены с входами блока управления и с информационньви входами входного регистра, выходы которого соединены с информационными входами регистра тестов и с первой группой информационных входов блока сравнения, вторая группа информационных входов которого соединена с вы О ходами блока преобразования параллельного кода в последовательный, информационные входы которого соединены с выходами первого гроверяемого угла, входы которого соедине ны с выходами регистра тестов, выходы блока сравнения соединены с входами регистра результата, выходы которого соединены с входами блока буферной памяти, управляющий вход которого соединен с первым выходом блока управления, второй выход которого сое, - динен с управляющим входом регистра результата, третий выход блока управления соединен с управляющим входом блока сравнения, четвертый выход блока управления соединен с управляющим входом блока преобразования паралгельного кода в последовательный, пятый выход блока управления соединен с управляющим входом регистра тестов, шестой выход блока управления соединен с управляющим входом входного регистра, о т л и ч а ющ е е с я тем, что, с целью расширения функциональных возможностей путем обеспечения проверки логических узлов, выполненных на разных сериях элементов, в устройство введен первый блок преобразования уровней, второй блок преобразонания уровней, формирователь уровня сигнала, блок установки регистра тестов, причем информационные входы блока преобразования параллельного кода в последовательный соединены с выходами второго блока преобразования уровней, входы которого соединены с выходами второго проверяемого узла, выходы регистра тестов соединены с входами первого блока преобразования уровней, выходы которого соединены с входами формирователя уровня сигнала, выходы которого соединены с входами второго проверяемого узла, установочный вход регистра тестов соединен с выходом блока установки регистра тестон, вход которого является входом устройства.Источники информации,принятые во внимание при экспертизе 1. Патент США Р 3535599,кл. 6 Об Г 11/00, 1971,2. Авторское свидетельство СССРР 650080, кл, С Об Г 11/04, 1979947863 ие( 653/7 3 Тираж 731 Подп ВНИИПИ Государственного комитета СССР по делам иэобретений и открытий 113035, Москва, Ж, Раушская наб д.