Устройство для логической обработки изображений

(51)5 6 06 Е 3/00,ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИЯ(57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для реализации матричных оптических процессоров. Цель изобретения - к повышение быстродействия устройства. Устройство содержит матрицы ячеек памяти и матрицы логических ячеек, а также блок управления, осветитель и оптоэлектронный затвор. Положительный эффект достигается за счет уменьшения числа тактов обработки, Б- а также применения в составе ячеек биспинфотоприемников. 2 з,п, ф-лы. 4 ил. ический институДубчак, В.И.Билы тво СССРО, 30.10,89.ОГИЧЕСКОЙ(54) УСТР РАБОТКИ СТВО ДЛ ОБРАЖЕ 7, (р=г"). ен с счетИзобретение относится к автоматике и вычислительной технике и может быть использовано для реализации матричных процессов.Цель изобретения - повышение быстродействия устройства.На фиг.1 представлена структурная схема устройства; на фиг.2 - блок управления; на фиг.З - схема генератора; на фиг.4- схема одновибратора.Устройство содержит (и+1) матриц ячеек 1 памяти, и матриц логических ячеек 2, оптоэлектронный затвор 3, осветитель 4 и блок 5 управления. В состав ячеек входят биспинфотоприемники 6, фотодиоды 7, светодиоды 8. Кроме тогов состав логический ячеек входит конденсатор 9, На фиг.1 показаны также коллиматор 10, вход 11 запуска устройства, первый и второй выходы 12 и 13 блока управления.Блок управления 5 (фиг.2) содержит генератор 14, (и+1)-разрядный счетчик 15, выходы разрядов которого образуют первую группу входов коммутатора 16, вторая группа входов которого соединена с выходами элемент, элемент г.4) рези- прибор 24, тодиод 27,м образаданнои ии от и иннного типа,входных бой произ- инверсных ой логиче- соответств трго или ормироваункции, т.е. П.(х 1 хп) = ТА1=1 ВТОРСКОМУ,СВИДЕТЕЛ ЬС соответствующих ключей 171 - Генератор 14 выходом 18 соедин ным входом счетчика 15.Генератор (фиг.З) содержи ИЛИ 19, одновибраторы 201-20 ИЛИ 21.Одновибратор содержит (фи стор 22, транзистор 23, биспинконденсатор 25, резистор 26, све резистор 28, ВЯ-триггер 29.Устройство работает следую зом.Для вычисления значения (произвол ь ной) логической фун кц формационных операндов карти нужно составить 2" минтермов операндов, представляющих со ведения комбинаций прямых и входных операндов. Тогда кажд ской функции будет поставлен в вие набор разрешающих сигнала иного минтерма, входящего в ф ние именно данной логической ф5 10 15 20 25 30 где А 1 = 1, если Т 1 входит в логическую сумму, и А = 0 - в противном случае,Таким образом, суть вычислительного процесса Заключается в последовательном формировании во времени значений текущих минтермов и в соответствии с той или иной логической функцией их разрешение (включение) или запрещение, Такое формирование в устройстве основано на использовании свойств биспин-фотоприемников, преобразующих оптические сигналы, поступающие на их оптический вход, в длительность определенного временного интервала задержки. Если со входа х 2 на оптический вход соответствующего биспин-фотоприемника 6 подается оптический сигнал, то на выходе соответствующего светодиода 8 появляются последовательно разделенные некоторым временным интервалом % импульсы, Ни х 1 на Кь 1 хь где Нь 1 - значение части произвольного минтерма, сформированного предыдущими информационными операндами. Таким образом в устройстве формируются последовательно расположенные во времени значения всех текущих минтермов, причем соответствующий управляющий сигнал с первого выхода 12 блока.5 управления разрешает прохождение соответствующего сформированного минтерма через оптоэлекронный затвор 3,Последняя матрица ячеек памяти 1+1 обеспечивает накопление разрешенных значений минтермов и формирование окончательного результата вычислений.Время задержки ц зависит от интенсивности входных операндов, напряжения питания и емкостей, конденсаторов 9, При постоянном питании и рассмотрении бинарных операндов временная задержкапропорциональна соответствующей применяемой емкости, В результате соответствующим подбором емкости в каждой из лдгических ячеек, а значит, и времени задержки формирования последовательности значений минтермов, обеспечивается формирование всех возможных 2" значений соответствующих логических функций.С другой стороны, в соответствующие моменты времени на вход оптоэлектронного затвора 3 должен быть подан соответствующий разрешающий сигнал, формируемый блоком 5 управления.При подаче сигнала на вход 11 запуска устройства на выходе 18 генератора 14 последовательно во времени формируются электрические сигналы. Задержку сигналов обеспечивает каждый из одновибраторов 201 - 20 р, причем время задержки пропорционально выбранному на переменном рези 35 40 45 50 55 сторе 28 сопротивлению. Следовательно, на счетный вход счетчика 15 через интервалы времени ц будут поступать единичные сиг-. налыы.Состояния ключей выбираются в зависимости от значения вычисляемой функции, т.е. сигнал формируется на выходах тех ключей 171-17 р, значения соответствующих термов которых должны войти в логическую сумму при окончательном формировании результата, В начальный момент времени значение счетчика равно единице, поэтому в зависимости от состояния первого ключа 171 на выходе 12 формируется "1" или "0". Затем через время г 1 значение счетчика равно двум, поэтому уже в зависимости от состояния второго ключа 172, на выходе 12 формируется "1" или "0". И т.д. до тех пор, пока значение счетчика не станет равным 2", когда будет сформирован последний управляющий сигнал.Таким образом, формирование управляющих сигналов реализуется синхронно во времени с формированием соответствующих текущих значений минтермов.Устройство обеспечивает выполнение всего спектра логических функций от картинных операндов при высоком быстродействии, обусловленном малым числом тактов и высоким быстродействием биспин-фотоприемников. При этом за счет одновременной подачи на входы х картинныхоперандов нет необходимости применять дополнительные блоки памяти для хранения операндов,Формула изобретения 1. Устройство для логической обработки изображений, содержащее блок управления, блок памяти, выполненный в виде первой матрицы ячеек памяти, первые и вторые входы которых соединены соответственно с шиной положительного напряжения и шиной нулевого потенциала, и блок формирования логических функций, выполненный в виде первой матрицы логических ячеек, первые и вторые входы которых соединены соответственно с шиной положительного напряжения и шиной нулевого потенциала, первые оптические входы логических ячеек первой матрицы связаны с оптичес,кими в.ыходами соответствующих ячеек памяти первой матрицы, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия устройства, в него дополнительно введены и матриц ячеек памяти, где п - количество обрабатываемых изображений, первые и вторые входы которых соединены соответственно с шиной положительного напряжения и с шиной нулевого потенциала, и пматриц логических ячеек, первые и вторые входы которых соединены соответственно с шиной положительного напряжения и шиной нулевого потенциала, а также оптоэлектронный за твор и осветитель, подключенные соответ-, ственно к первому и второму выходам блока управления, вход которого является входом запуска устройства; оптические выходы яче ек памяти-й(1=2,п) матрицы связаны С 10 первыми оптическими входами соответственно логических ячеек 1-й матрицы, оптические выходы логических ячеек/-й =1, ,п). матрицы связаны с первыми оптическими входами соответствующих ячеек памяти 15 )+1)-й матрицы и вторыми оптическими входами соответствующих ячеек памяти ) -й матрицы, оптические выходы логических ячеек и-й матрицы связаны со вторыми оп-тическими входами ячеек памяти и-й матри цы и через оптоэлектронный затвор - с первыми оптическими входами ячеек памяти (и+1)-й матрицы, оптические выходы которых образуют информационный оптический выход устройства, осветитель 25 оптически связан с первыми оптическими входами ячеек памяти первой и (и+1)-й матриц, вторые оптические входы логических ячеек первой - и-й матриц образуют соответственно первый и-й информационные 30 оптические входы устройства. 2. Устройство по п.1, о т л и ч а ю щ е ес я тем, что каждая ячейка памяти содержит биспин-фотоприемник, фотодиод и светодиод, первый электрод биспин-фотоприемника соединен с первым входом ячейки второй и третий электроды подключены соответственно к аноду светодиода и к катоду фотодиода, анод фотодиода и катод светодиода подключены к второму входу ячейки, оптический выход светодиода связан с оптическим входом биспин-фотоприемника, оптические входы фотодиода и биспин-фотоприемника являются соответственно первым и вторым оптическими входами ячейки, а оптический выход светодиода - ее оптическим выходом.3. Устройство по п.1, о т л и ч а ю щ е ес я тем, что каждая логическая ячейка содержит биспин-фотоприемник, фотодиод, светодиод и конденсатор, первый электрод биспин-фотоприемника соединен с первым входом ячейки, второй и третий электроды подключены соответственно к аноду светодиода и к катоду фотодиода, соединенным между собой через конденсатор, анод фото- диода и катод светодиода подключены к второму входу ячейки, оптические входы фотодиода и биспин-фотоприемника являются соответственно первым и вторым оптическими входами ячейки, а оптический выход светодиода - ее оптическим выходо .1711201 0 едактор М.Янкович орректор Н,Ревская Тираж Подписноетвенного комитета по изобретениям и открытиям при ГКНТ С 113035, Москва, Ж, Раушская наб., 4/5 роизводственно-издательский комбинат "Патент" . Ут, г. жгород, ул.Гагарина, 10 каз 342 ВНИИПИ Го Составитель Техред М.Мо С.Бабкингентал