Устройство для контроля цифровых блоков

ЕНИЯ ЕЛЬСТВУг иГ ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТРО ИЭОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГННТ СССР ОПИСАНИЕ ИЗОБР АВТОРСКОМУ СВИ(71) Московскии энергетический институт(56) Авторское свидетельство СССР В 561965, кл. (". 06 Р 1/00, 1973.Авторское свидетельство СССР Ф 960826, кл. С 06 Р 11/16, 1980. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФР ВЬХ БЛОКОВ(57) Изобретение относится к вычи тельной технике и может быть испо зовано в качестве встроенного сре 2ства контроля в составе систем диагностирования вычислительных систем. Целью изобретения является повышение достоверности контроля. Устройство содержит генератор 1 тестов, сигнатурный анализатор 2, блок 3 сравнения руппу коммутаторов 4.1-4.1, Вустройстве в режиме контроля,с выходов контролируемого блока последовательности сигналов поступают на входы сиг натурного анализатора 2, а вместо этих последовательностей на соответ-, ствующие им контакты разъема контролируемого модуля поступают последовательности двоичных сигналов с выходов генератора 11 з,п. ф-лы, 2 ил.316Изобретение относится к вычислительной технике и может быть ислолЬзовано в качестве встроенного сред-фства контроля цифровых устройств, вчастностив составе систем диагностирования вычислительных систем.Цель изобретения - повышение достоверности контроля.На Лиг.1 приведена структурнаясхема устройства; на фиг.2 - блок-схема блока сравнения,Устройство содержит генератор 1тестов, сигнатурный анализатор. 2,блок 3 сравнения коммутаторы 4 . НаФиг.1 показаны также контролируемыйблок 5 и разъем 6 конструктивного модуля, в котором используется устройство, информационные входы 7 контролируемого блока 5,информационные выходы 8 контролируемого блока 5, которые являются информапионными входами8 устройства, информационные выходы9 устройства, вход 10 запуска устройства, тактовый вход 11 устройства,Фвходы 12 задания времени контроля усройства, входы 13 эталонной сигнатуры устройства, выход 14 режима блокаЗ,выходы 15 результирующей сигнату.ры блока 2, выход 16 результатаконтроля устройства, выход 17 управления передачей результата устрой ства.Блок 3 содержит группу элементовИЛИ 18, группу сумматоров 19 по модулю два, элемент 20 задержки, элемент ИЛИ 21, триггер 22, элемент И23, элемент ИЛИ 24, элемент 25 задержки, счетчик 26, элемент И 27,элемент 28 задержки, элемент И 29, элемент 30 задержки.Устройство работает следующим образом.На вход 10 запуска поступает сигнал начала контроля "1", устанавливающий режим контроля. Этот импульспоступает на вход установки в состояние "1" триггера 22, установив наего выходе сигнал "1",и одновременно на второй вход элемента ИЛИ 2 1,; а с его выхода на второй вход элемента И 23, На третий вход элементаИ 23 поступают тактовые импульсы свхода 11, на первый вход - сигнал"1" с инверсного выхода элемента И27. С выхода элемента И 23 импульспоступает на вход элемента 25 задержки, а с его выхода на лервыйвход элемента ИЛИ 21. До тех пор,03386пока на первый вход элемента И 23поступает с инверсного выхода элемента И 27 сигнал "1", на выходе злемейта И 23 каждый такт появляетсяимпульсЭтот импульс каждый тактпоступает на счетный вход счетчика 26. Модуль счета счетчика 26 определяет задержку выдачи сигнала 10 управления передачей результата блоком 3Модуль счета счетчика можетбыть уменьшен путем исключения изсчета старших разрядов. счетчика врезультате постоянной подачи значений сигнала "1" по соответствующимвходам 12 на первые входы элементовИЛИ 18, причем уменьшение будеттем больше, чем на большее количество элементов ИЛИ 18 будет постоян но подан сигнал 1.Лри достижении заданного состояния счетчика, когда на всех входахэлемента И 27 присутствуют сигналы"1", на прямом выходе элемента И 27 25 появляется сигнал 1", а на инверсном - сигнал "0", который лоступаетна первый вход элемента И 23, запрещает прохождение сигналов в цепиэлементов 21 и 23, т.е. прекращает 30 подачу импульсов с выхода элементаИ 23 на счетный вход счетчика 26.Одновременно сигнал "1" с прямоговыхода элемента И 27 поступает навход сброса триггера 22 и устанавливает на его выходе сигнал 0, означающий рабочий режим.Сигнал "1" с прямого выхода элемента И 27 поступает на вход элемента 28задержки на один такт,с его выхода - 40 на вход элемента 20 задержки на одинтакт и спустя такт с выхода элемента20 задержки поступает на вход сбросасчетчика 26 и устанавливает на еговыходах сигналы "0",подготовив счетФ45 чик 26 к следующему сеансу контроля.При сигнале "0", означающем рабочий режим, поступающем с выхода 14режима блока 3 на управляющие входыкоммутаторов 4, разрешается прохож дение последовательностей сигналовс информационных входов 8 устройства на одноименные информационные выходы 9 устройства, т,е. информационные выходы 8 контролируемого блока 55 5, соединенные с соответствующими.информационными входами 8 устройства и с соответствующими им первымиинформационными входами коммутаторов4, соединяются с первыми выходамикоммутаторов 4 и с соответствующими им контактами разъема 6Лри поступлении на управляющие входы коммутаторов 4 с выхода 14 режима блока 3 в режиме контроля сигнала 1" разрешается прохождение сигналов с ".фэрмапионньх входов 8 устройства на се твествующие входы многовходового сигнатурного анализатора 2, т.е, информационные зыходы 8 конгролируемого блока 5, соединенные с соответствующими информационными входами 8 устройства и с соответствующими им не.рвыми информационными входами коммутаторов 4, соединяются с вторыми выходами коммутаторов 4 и с соответствующими им входами многовхо. дового сигнатурного анализатора 2, Одновременно в режиме контроля на вторые информационные входы коммутато-ров 4 с соответствующих им выходов генератора 1 тестов подается тестовая последозательность, поступающая с первых выходов коммутаторов на соответствующие информационные выходы 9 устройства, т,е. выходы генератора 1 тестов, соединенные с вторыми информационкыми входами коммутаторов 4, соединяются -. первыми выходами коммутаторов 4 и с соответствующими им контактами разъема 6.На информационные входы 7 контролируемого блока 5 в режиме кочтроля с соответствующих контактов разъема 6 поступает тестовая последовательность, генерируемая гне данного конструктивного модуля (в другом (других) конструктивном модуле (модулях. Число коммутаторов в устройстве на единицу меньше максимальной возможной суммы информационных входов 7 и выходов 8 контролируемого блока 5, равной числу сигнальных контактов разъемов конструктивных модулей, в которых устройство размещается. Количество задействованных коммутаторов устройства равно числу информационных выходов 8 блока 5 конкретного конструктивного модуля, в котором устройство размещено, У не-. задействованных коммутаторов 4 уст ройства на управляющие, первые и вторые информационные входы и первые выходы схемно подается сигнал "О", а вторые выходы соединяются с:.оответствующими входами блока 2,У генератора тестов используетсячисло выходов, равное числу задействованных коммутаторов.5В режиме контроля сигнал "1" с выхода режима 14 блока 3 поступает навход генератора 1, задает режим выдачи тестовых наборов, и на входсигнатурного анализатора 2 и задает режим формирования сигнатуры. Свыходов генератора тестов, соединенных с вторыми информационными входами коммутаторов 4, тестовые последовательности поступают в режимеконтроля на выходные контакты разъема, а на соответствующие входы многовходового сигнатурного анализатора 2 поступает выходная последовательность контролируемого блока 5, 20 преобразуемая во многовходовом сиг- .натурном анализаторе в результирующую сигнатуру, которая поступаетс выходов 15 на входы сумматоров9 по модулю два, первые входы кото рых соединены с входами 13 эталоннойсигнатуры, на которые подаются схемно постоянные значения "1" и "О", соответствующие эталонной сигнатуре.При совпадении всех разрядов эталонной ирезультирующей сигнатур на -все входы элемента ИЛИ 24 поступаютсигналы "О, на выходе элемента ИЛИ24 появляется сигнал "О", свидетельствующий об исправности контролируемого устройства. Лри несовпадениисигнатур хотя бы в одном разряде навыходе элемента ИЛИ 24 появляетсясигнал 1 , свидетельствующий о неисправности контролируемого устрой- О с тв а , который поступает н а второйвход элемента И 2 9 .Формирование сигнатуры в сигн атурном анализаторе 2 завершается сокончанием действия сигнала1 " на 45 выходе 1 4 р ежима блока 3 , причем смоментом з ав ершения формирования сигнатуры согласуется момент пре кра щения подачи те с то в ой последовательности генератором 1 . На ге нера тор 1 и О анализатор 2 подают ся синхр оимпульсы с синхров хода устройства .Сигнал " 1 " с прямого выхода эл е-мента И 2 1 по с тупа е т ча вход эл еме ита 2 8 задержки . с е го выхода и о с тупает на вход элемент а 3 О задержки ина первый вход элемента И 2 9 , р азр ешая подачу на выход 1 6 результатако н тр оля блока 3 с выхода элементаИЛИ 2 4 сигнала результата контроля,1603386 510 15 по модулю два, два элемента ИЛИ,три20 элемента И, группу элементов ИЛИ,а также на вход элемента 20 задержки, с выхода которого - на вход сброса счетчика 26Спустя такт после появления сигнала результата на выходе 16 с выхода элемента 30 задержки сигнал поступает на выход 17 управления передачей результата блока 3 как сигнал управления, необходимый для начала процесса передачи сигналов результата контроля на выход системы диагностирования, в состав которой входит устройство контроля. Задержка сигнала управления на заданный интервал времени по отношению к сиг" налу результата, например, на один такт, как реализовано в устройстве, необходима для того, чтобы сигнал результата в течение этого интервала времени можно было записать в устройстве, предназначенном дпя его передачи, и в следующем такте без искажения передатьФормула изобретения Устройство для контроля цифровых блоков, содержащее генератор тестов, блок сравнения и сигнатурный анализатор, причем тактовый вход устройства соединен с тактовыми входами генератора тестов и сигнатурного анализатора, выходы результирующей сигнатуры которого соединены с входами результирующей сигнатуры блока сравнения, первый и второй вы" ходы которого являются выходами результата контроля и управления передачей результата устройства соответственно, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля, устройство содержит группу коммутаторов, причем груп" па входов эталонной сигнатуры устройства соединена с группой входов эталонной сигнатуры блока сравнения, тактовый вход и вход запуска которого соединены соответственно с тактовым входом и входом запуска устройства, группа входов задания времени контроля которого соединена с группой входов задания времени контроля блока сравнения, выход режима которого соединен с входами запуска генератора тестов,сигнатурного анализатора и с управляющими входами коммутаторов группы, первый информационный вход каждого из которых 25 30 35 40 45 50 соединен с одноименным информационным входом устройства для подключения к одноименному информационномувыходу контролируемого блока, второйинформационный вход каждого коммутатора группы соединен с одноименнымвыходом генератора тестов, первыйвыход каждого коммутатора группысоединен с одноименным выходом группы информационных выходов устройства, вторые выходы коммутаторов группы соединены с группой одноименныхвходов сигнатурного анализатора,2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок срав нения содержит группу сумматоров четыре элемента задержки, триггери счетчик, причем первые входы сумматоров по модулю два группы соедииены с одноименными входами эталонной сигнатуры блока, каждый входзадания времени контроля которогосоединен с первым входом одноименного элемента ИЛИ группы, вторыевходы которых соединены с выходамипервой группы выходов счетчика, вторая группа выходов которого соединена с входами первого элемента И,прямой выход которого соединен с входомпервого элемента задержки, выход которого соединен с входами второго итретьего элементов задержки и с первым входом второго элемента И, выходкоторого является выходом результата контроля блока, выходом управленияпередачей результата которого является выход второго элемента задержки,вход сброса триггера соединен с прямым выходом первого элемента И, инверсный выход которого соединен спервым входом третьего элемента И,выход которого соединен со счетнымвходом счетчика и через четвертыйэлемент задержки с первым входом первого элемента ИЛИ, выход которогосоединен с вторым входом третьегоэлемента И, третий вход которого соединен с тактовым входом блока и ссоответствующим входом первого элемента И, выходы элементов ИЛИ группы соединены с соответствующими входами первого элемента И, вторые вхо"ды сумматоров по модулю два группысоединены с группой входов результирующей сигнатуры блока, выходы сумПодпи открытиям лри ГКНТ СССР д. 4/5 о изобретениям35, Раушская на ельский комбинат "Патент", г.ужгород, ул. Гагарина,101 оизводстве о-из маторов по модулю два группы соединены с входами второго элемента ИЛИ, выход которого соединен с вторым входом второго элемента И, вход запуска блока соединен с вторым вхоЗаказ 3386 Тираж 5 ВНИИПИ Государственного комитет 113035, Москва, 6 10дом первого элемента ИЛИ и с единичным входом триггера, выход которого является выходом режима блока,выход третьего элемента задержки со.единен с входом сброса счетчика.