Устройство для контроля логических блоков

,Ф4 ф+ й ои достотве исо контроприменеших интеоиств, и ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ А ВТОРСНОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельство СССР Р 217729, кл. С 06 Р 15/46, 1964.Авторское свидетельство СССР У 1179348, кл. С 06 Р 11/26, 1984. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ БЛОКОВ(57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля логических блоков, Цель изобретения - рас,ширение функциональных возможностей за счет контрдля блоков регулярной логики, а также повышения информативности контроля, Устройство содержиткоммутатор, мультиплексор, генератортактов, блок сравнения, блок управления, блок потенциального согласования, усилитель выходного отклика, сигнатурный анализатор, блок синхронизации, В устройстве обеспечивается возможность совмещения во времени методов сигнатурного анализа и тестовогоконтроля, что позволяет использоватьего с помощью минимальных тестовых наборов при сохранении высо верности контроля. В устрой пользуется метод совмещенно ля, оно может найти широкое ние в системах контроля бол гральных схем, а также в других обласФ тях техники, где возникает необходимость контроля сложных цифровых устС:1 13323Изобретение относится к вычислительной технике, в частности к автоматизированным системам контроля, и может быть использовано при контроле логических блоков, например, боль 5 ших интегральных схем.Цельизобретения - расширение функциональных возможностей за счет обеспечения контроля блоков регулярной логики, а также повышения информативности контроля.На фиг.1 изображена схема устройства; на фиг.2 - схема блока управления; на фиг.З - блок синхронизации.Устройство содержит блок 1 синхронизации, блок 2 потенциального согласования, генератор 3 тестов, блок 4 управления, блок 5 сравнения, мультиплексор 6, усилитель 7 выходного отклика, сумматор 8 по модулю два и регистр 9 сдвига, образующие сигнатур,ный анализатор, коммутатор 10, вход 111 пуска устройства, вход 12 и выход ,13 устройства. На фиг. изображен также контролипчемый блок 14.Блок 4 управления (фиг.2) содержит триггеры 15 и 16 брака и пуска соответственно, формирователь 17 импульсов, элементы 18 задержки, эле менты ИЛИ 19, счетчик образованный собственно счетчиком 20 и дешифратором 21 нуля, Формирователи 22 и 23 импульсов, элемент ИЛИ 24, ормирова тель 25 импульсов, счетчик, образован вный счетчиком 26 и дешифратором 27 нуля, элемент И 28, элемент 29 задержки, элемент ИЛИ 30.Блок синхронизации содержит генератор 31 импульсов, элемент И 32, 40 элементы 33-38 задержки, Формирователи 39-44 импульсов.Устройство работает следующим образом.По сигналу, поступающему на вход 45 11, в блоке 4 управления формирователь 17 (Фиг.2) осуществляет сброс триггера 15 и установку триггера 16. Одновременно происходит запись числа состояний в каждом адресе, числа разрядов тестового слова в счетчики 20 и 26 соответственно. Выход триггера 16 запускает блок 1 синхронизации, разрешая прохождение импульсов генератора 31 (Фиг.З) на элементы 33-38 задержки и формирователи 39-44 импульсов, обеспечивающих необходимую временную диаграмму контролятактовые импульсы и сигналы управления,22необходимые для работы контролируемого блока 14 и передаваемые на него через блок 2 согласования уровней напряжения, Импульсы, поступающие из блока 1 синхронизации на синхровход генератора 3 тестов, обеспечивают его своевременное переключение.При этом блок 4 управления вырабатывает также стробы в блок 5 сравнения через элемент 18 задержки(фиг,2), формирователь 23 импульсов и элемент ИЛИ 24. После установки счетчика 20 в нулевое состояние формирователь 22 импульсов осуществляет вычитание "1" из счетчика 26, при этом через элемент ИЛИ 30 происходит восстановление информации в счетчике 20 адресов. Сигналы с выхода контролируемого блока 14 поступают на усилитель 7, обеспечивающий согласование его выходных уровней с логическими уровнями устройства, и затем на инфор. мационный вход мультиплексора 6 и, в случае наличия управляющего сигнала на входе коммутатора 10 (формируемого элементом И 28 и элементом 29 задержки блока 4 управления), навход блока 5 сравнения, на второй вход которого поступает ожидаемая информация из генератора 3. Результат сравнения Фиксируется блоком 4 управления, который, в случае несовпадения кодов фиксирует состояние "Брак" в триггере 15 (Фиг.2) и через элемент ИЛИ 19 сбрасывает триггер 16, что приводит к прерыванию контроля .Адрес канапа мультиплексора 6 формируется счетчиком 26 в блоке 4 управления. Информация с выхода мультиплексора 6 поступает на вход регистра 9 через сумматор 8 по модулю два. Сдвиг информации в,регистре 9 осуществляется импульсами., поступающими с блокасинхронизации, После того, как из генератора 3 поступит вся тестовая информация, элемент И 28 (фиг.2) формирует сигнал совпадения нулевого состояния счетчиков 20 и 26 (с помощью дешифратора 21 и 27). При этом элемент ИЛИ 19 сбрасывает триггер 16, останавливающий работу блока 1 синхронизации. Одновременно элемент 29 задержки выдает на выход блока 4 управления стробирующий сигнал, коммутирующий выходы регистра 9 сдвига через коммутатор 10 на вход блока 5 сравнения. Одновременно вырабатывает3 1332 32 ся стробируниций сигнал в блок 5 сравнения через формирователь 25 и элемент И 3 И 24 (фиг.2). Результат срав - кения фиксируется триггером 5.5Применение предлагаемого устройства позволяет использовать для контроля блоков сокращенные тесты с учетом внутренних логических связей проверяе. мого блока в отличие от полного перебора входных воздействий. Кроме того, устройство позволяет производить совмещенный контроль с помощью сдвигового регистра и с помощью по- тактового сравнения выходной информа ции с ожидаемой по наиболее важным выходам блока. Так, например, обычно при использовании устройств для контроля постоянных запоминающих уст- . ройств (113 У), заключение о браке 113 У можно сделать только после перебора всех его адресов, тогда как при использовании этого устройства брак ПЗУ может быть выявлен на первых тактахконтроля при отсутствии на его выхо де какого-либо из служебных сигналов (например, "Ответ", "11 амять"). Формула изобретения Устройство для контроля логическихблоков, содержащее коммутатор, мультиплексор, генератор тестов, блоксравнения и блок управления, содержащий триггер пуска, причем выход поляэталонного отклика генератора тестов 35соединен с первым информационнымвходом блока сравнения, о т л и -ч а ю щ е е.с я тем, что, с цельюрасширения функциональных возможностей за счет обеспечения контроля 40блоков регулярной логики, а такжеповышения информативности контроля,устройство содержит блок потенциального согласования, усилитель выходного отклика, сигнатурный анализатор 45и блок синхронизации, а блок управления содержит первый и второй счетчики, два элемента задержки, четыреформирователя импульсов элемент И,три элемента ИЛИ и триггер бРака,причем первый выход блока синхронизации соединен с первым информационнымвходом блока потенциального согласования, выход которого является выходом,устройства для подключения к входам .контролируемого логического блока, вход усилителя выходного откликаявляется входом устройства для подключения к выходу контролируемого логи 24ческого блока, выход усилителя выходного отклика соединен с информационным входом мультиплексора и первыминформационным входом коммутатора,выход которого соединен с вторым информационным входом блока сравнения,выход "Неровно" которого соединен сединичным входом триггера брака, выход которого является выходом признака сбоя устройства и соединен с первым входом первого элемента ИПИ, выход которого соединен с нулевым входом триггера пуска; выход которогосоединен с входом блокировки блокасинхронизации, второй выход которого/соедияен с входом синхронизации гене.ратора тестов, выход поля тестов которого соединен с вторым информационным входом блока потенциального согласования, третий выход блока синхронизации соединен с синхровходомсигнатурного анализатора, выход которого соединен с вторым информационным входом коммутатора, синхровходкоторого соединен с выходом первогоэлемента задержки и через первый формирователь импульсов соединен с первым входом второго элемента ИЛИ, выход которого соединен с синхровходомблока сравнения, четвертый выходблока синхронизации соединен с входом управления вычитанием первогосчетчика и через второй элемент задержки и второй формирователь импульсов - с вторым входом второгоэлемента ИЛИ, выход нулевого состояния первого счетчика соединен с первыми входами третьего элемента ИЛИи элемента И и через третий формирователь импульсов соединен с входомуправления вычитанием второго счетчика, выход нулевого состояния кото рого соединен .с вторым входом элемента И, выход которого соединен с входом первого элемента задержки и вторым входом первого элемента ИПИ, информационный вход сигнатурного анализатора соединен с выходом мультиплексора, адресные входы которого соединены с разрядными выходами второго счетчика, вход пуска устройства соединен через четвертый формирователь импульсов с входами сброса триггера брака и установки второго счетчика, с единичным входом триггера пуска и вторым входом третьего элемента ИЛИ, выход которого соединен с входоь установки первого счетчика, 5332322 6информаиионные входы которого лодклв- ния числа разрядов тестового слова чены к шине задания числа состояний контролируемого логического блока в каждом разряде теста контролируе- подключенц информационные входы втомого логического блока к шине зада- рого, счетчика.5133 322 гЗ Составитель А.СиротскаяРедактор Е,Папп ТехредЛ.Сердюкова Корректор И.Демчик писноеСР мите таоткрыт б., д. 4/5 кая н роизводственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4 Заказ 3834/45 ВНИИПИ Г по де 113035, Тираж 672 сударственного ам изобретений осква, Ж, Ра