Крайзмер

Номер патента: 1332322

Опубликовано: 23.08.1987

Авторы: Кореляков, Крайзмер, Подвальный

МПК: G06F 11/26

Метки: блоков, логических

...с выхода мультиплексора 6 поступает на вход регистра 9 через сумматор 8 по модулю два. Сдвиг информации в,регистре 9 осуществляется импульсами., поступающими с блокасинхронизации, После того, как из генератора 3 поступит вся тестовая информация, элемент И 28 (фиг.2) формирует сигнал совпадения нулевого состояния счетчиков 20 и 26 (с помощью дешифратора 21 и 27). При этом элемент ИЛИ 19 сбрасывает триггер 16, останавливающий работу блока 1 синхронизации. Одновременно элемент 29 задержки выдает на выход блока 4 управления стробирующий сигнал, коммутирующий выходы регистра 9 сдвига через коммутатор 10 на вход блока 5 сравнения. Одновременно вырабатывает3 1332 32 ся стробируниций сигнал в блок 5 сравнения через формирователь 25 и элемент И 3...

Номер патента: 490184

Опубликовано: 30.10.1975

Авторы: Атанелишвили, Крайзмер, Чкония

МПК: G11C 17/00

Метки: запоминающее, постоянное

...выходы которого подключены к входам второй группы элементов ИЛИ 5. Выходы элементов 30 ИЛИ 5 через усилители 6 считывания сзаны с соответствующими входами суммара 7 При этом первая группа элеме3, количество которых не превосхства хранящихся в накопителе 4назначена для одновременнойскольких чисел из разных частейа вторая группа элементов ИЛобъединения на входах сумматименных разрядов чисел, выбраных частей накопителя.Устройство работает следующПри выборке дешифратором 1из разных частей накопителяиз выходных адресных шин 2адреса код адреса формирует свания, поступающий одновремесколько элементов ИЛИ 3 перСигналы с выходом элементовдаются на соответствующие вхоты накопителя 4 таким образом,дой части накопителя одновремеется только одно...

Номер патента: 468304

Опубликовано: 25.04.1975

Авторы: Атанелишвили, Крайзмер, Чкония

МПК: G11C 17/00

Метки: запоминающее, постоянное

...хранятся в основных числовых блоках 10 - 13. На выходах и основных числовых блоков 10 - 13 образуются и разрядные множества чисел Сь С С, одноименные разряды которых через жгут 3 объединяются при помощи первой группы 19 диодных сборок и подаются через выходные усилители 21 и жгут 4 на вход сумматора 23. Одновременно кодом адреса с дешифратора адреса 1 через жгут 2 на и выходах вспомогательных числовых блоков 14 - 17, построенных на схемах ИЛИ и наборе диодов формируются коды чисел Ьь б, , Бт, одноименные разряды которых через жгут 3 объединяются при помощи второй группы 20 диодных сборок и подаются через выходные усилители 22 и жгут 4 на вход сумматора 23, где и происходит их суммирование соответственно с числами Сь С, , С,из основных...