Устройство для формирования периодических функций

(54) УСТРОЙ РИОДИЧЕ СКИХ ДЛЯ ФОРМИ Ий ВАН,(57) Изобретение относится вычислительной техники и м использовано для формирова дических сигналов, именкцих структуру. Целью изобретен ся расширение области приме счет динамического изменени ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОбРЕТЕНИЙ И ОТКРЫТИЙ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССРУ 1280391, кл. С 06 Р 7/544, 1985.Авторское свидетельство СССРВ 1275772, кл. Н 03. М 1/66, 1985.,804 1 к области жет быть ия перио сложную ия являетнения за я типа1441391 35 формируемой функции. Устройство содержит блок 1 памяти микрокоманд,группу 2.1-2.п блоков памяти, блок3 памяти кодов настройки, коммутатор4, цифро-аналоговый преобразователь5, триггер 6 запуска, блок 7 синхронизации, счетчик 8 периодов, коммутатор 9 адреса, мультиплексор 10условий, регистры 11, 12 адреса,счетчик 13 адреса, буферный регистр Изобретение относится к вычислительной техникеи может быть использовано для Формирования периодических сигналов, имеющих сложную структуруеЦелью изобретения является расширение области применения эа счет динамического изменения формируемой функции в соответствии с внешними логическими условиями.На фиг. 1 представлена функциональная схема устройства, на фиг.2 - схема коммутатора.Устроиство содержит блок 1 памяти 15 микрокоманд, группу блоков 2 .1-2,п памяти, блок 3 памяти кодов настройки, коммутатор 4, цифроаналоговый преобразователь 5, триггер 6 запуска, блок 7 синхронизации (БС), счетчик 20 8 периодов, коммутатор 9 адреса, мультиплексор 10 условий, первый 11 , и второй 12 регистры адреса, счетчик 13 адреса, буферный регистр 14, поля 14,1-14.3 выхода буферного регист ра, регистр 15 настройки, выходной регистр 16, элемент И 17, одновибратор 18 кода функции, вход 19,вход 20 количества периодов, вход 21 пуска устройства, вход 22 логических условий, выход 23 устройства.Коммутатор 4 содержит группу демультиплексоров 24.1-24,п, группу блоков элементов . ИЛИ 25,1-25.п.Устройство работает следующим образом.В исходном состоянии элементы памяти устройства находятся в нулевом состоянии (за исключением разряда выходного регистра 16, определяюще 14, регистр 15 настройк, выходнойрегистр 16, элемент И 17, одновибратор 18, входы 19 кода фнкции, 20количества периодов, .21 пуска, 22логических условий устрсйства, выход23 устройства. Поставленная цельдостигается введением нсвых элементови связей, обеспечивающих изменениеформируемой функции под цействиемвнешних логических условий. 2 ил. го признак, окончания формирования функции).Информация о коде пр граммы формирования функции и числе периодов ее отработки поступает (.оответственно на входы 19 и 20. О,новременно с этим с входа 21 посту:ает импульс, определяющий начало фую ционирования. По этому импульсу триггер 6 запуска устанавливается в единичное состояние и разрешает тм самым формировать тактовые импужсы с выходов блока 7 синхронизации.Так как в начальный период счетчик 8 периодов находитс в нулевом состоянии, то на выходе элемента И 17 имеется сигнал " 1", Сигнал " 1" с .регистра 16, поступая на управляющий вход коммутатора 9 адреса, разрешает запись через ьего кода программы по первому таэтовому импульсу в регистр 11 адреса.Очередной тактовый импульс с выхода блока 7 синхронизации поступает на синхрнизирукщий вход блока 1 памяти и производит из него выборку информации. Считанный код по очередному тактовому импульсу заносится в буферный регистр 14.Формирование выходной функции осуществляется на двух уровнях: на первом уровне (адресном) осуществляется задание адресов, на втором (операционном) происходит задание непосредственно значений Функции. Разделение устройства на два уровня позволяет повысить гибкость формирования функций в зависимости от внешних условий, поступающих на вход 22 устройства,рения области применения за счет динамического изменения типа формируемой функции в соответствии с внеш- ними логическими условиями, в него введены мультиплексор условий, группа блоков памяти, коммутатор, блок 40 памяти кодов настройки, второй ре 45 гистр адреса, счетчик адреса и регистр настройки, причем выход блока памяти микрокоманд подключен к информационному входу буферного регистра, выходы кода проверяемых условий50 5 14413 памяти микрокоманд, блок синхронизации, коммутатор адреса, регистр адреса, буферный регистр, выходной регистр, счетчик периодов, элемент И,5 одновибратор, триггер запуска, причем вход установки в "1" триггера запуска подключен к входу пуска устройства,вход кода функции устройстваподключен к первому информационному входу коммутатора адреса, выход которого подключен к информационному входу первого регистра адреса, выход которого подключен к адресному входу блока памяти микрокоманд, синхровход перво1го регистра адреса, вход чтения блоха памяти микрокоманд, синхровход буферного регистра и синхровход выходного регистра подключены соответственно к выходам блока синхрониза ции с первого по четвертый, вход количества периодов устройства подключен к информационному входу и синхровходу счетчика периодов, выходы которого подключены к входам элемента И, 25 выход которого через одновибратор подключен к входу установки в "О" триггера запуска, выход которого подключен к входу пуска-останова блока синхронизации, выход значения форми- ЗО руемой функции выходного регистра подключен к выходу устройства, выход признака окончания формирования функции выходного регистра подключен к входу вычитания единицы счетчика периодов и к прямому управляющему входу коммутатора адреса, о т л и ч а ющ е е с я тем, что, с целью расши 91 6модифицируемого разряда адреса микрокоманднемодифицируемых разрядов адреса микрокоманд, адреса кода функции и адреса кода настройки буферно-го регистра подключены соответственно к управляющему входу мультиплексора условий, первому информационному входу Мультиплексора условий, к входам немодифицируемых разрядов второго информационного входакоммутатора адреса, информационномувходу второго регистра адреса и к ин.формационному входу счетчика адреса,К-й разряд входа логических условийустройства подключен к (К+1)-му информационному входу мультиплексораусловий (К = 1,М, где М - количествологических условий), выход которогоподключен к входу модифицированногоразряда второго информационного входа коммутатора адреса, инверсный управляющий вход которого, соединен свыходом признака окончания формирова"ния функции выходного регистра, пятый выход блока синхронизации подключен к синхровходам второго регистра адреса и счетчика адреса, входприбавления единицы и выход которого подключены соответственно к выходу признака увеличения адреса регистра настройки и к входу блока памяти кодов настройки, выход которогоподключен к информационному входурегистра настройки, Р-й .выход которого подключен к Р-му управляющемувходу коммутатора, Р-й информационный вход и Р-й выход которого подключены соответственно к выходуР-го блока памяти группы и к Р-йгруппе разрядов информационного входа выходного регистра (Р 1,п, гдеи - количество, слогов в коде значения Фуркции), Р-я группа разрядов.выхода второго регистра адреса подключена к адресному входу Р-го блокапамяти группы, вход чтения которогоподключен к шестому выходу блокасинхронизации, седьмой выход которогоподключен к синхровходу регистранастройки.1441391 Составитель М.СилинТехред И,Дидык орректор М.Васильева ктор Е .Ко Тирах 704КИПИ Государственного комитета по делам изобретений и открыти 035, Москва, Ж, Раушская наб ПодпиСССР Заказ 6289/52ВН е